Giantec使用Cadence技术提升30%效率

2011-09-21 16:31:00来源: EEWORLD

Cadence统一的Virtuoso和Encounter流程为“智能”设备的开发实现功耗、性能和效率方面的提升

加州圣荷塞,2011年9月19日 — 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS),今日宣布Giantec Semiconductor Corp.已采用Cadence® Virtuoso®统一定制/模拟(IC6.1)以及Encounter®统一数字流程生产其混合信号芯片。Giantec最近采用Cadence软件设计并成功流片了一款用于低功耗微控制器的存储器产品,这款低功耗微控制器应用于智能卡、智能电表和消费电子产品。使用Cadence Virtuoso统一定制/模拟流程开发其混合信号设计,Giantec实现了30%的效率提升。

“当今混合信号芯片的复杂性需要一种统一的方法进行设计实现与验证,Cadence与客户及合作伙伴密切合作,提供端到端的流程进行硅实现。”Cadence解决方案营销部主管Qi Wang说,“我们发现越来越多的证据表明这种方法对于复杂混合信号设计的成功至关重要,比如来自Giantec的高性能存储器产品。”

Giantec选择Cadence统一Virtuoso与Encounter流程用于这种高性能设计,突显了对于上市时间紧迫及功耗/性能目标高的复杂芯片设计,使用全局化综合EDA流程有着独特的技术与商业优势。
“Cadence研发部门与我们紧密合作,解决了我们的特殊需要,而且通过使用Cadence Virtuoso技术,能够实现30%的效率提升。”Giantec设计部副总经理Leo Li说,“使用Cadence的技术,为我们的混合信号设计带来了更完整的解决方案,效率能够显著提高。”

此外,Giantec已采用通过产品验证基于SKILL的工艺设计工具包(PDK)作为标准。Cadence的混合信号设计方法利用一种统一的方法学,模拟与数字团队在早期设计规划、前端设计、功能验证、物理实现与封装等方面承担着共同的责任。这种由上至下的方法可以提高定制/模拟与数字工程团队的共同效率,有助于管理层实现积极的产品上市时间目标,并提高盈利性。

关键字:Giantec  Cadence  Virtuoso

编辑:冀凯 引用地址:http://www.eeworld.com.cn/manufacture/2011/0921/article_6471.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Giantec
Cadence
Virtuoso

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved