东芝展望EUV量产在即 双图案化技术并用

2010-11-26 10:23:35来源: 日经BP社

    东芝在荷兰阿斯麦(ASML)公司于2010年11月18日在东京举行的“ASML/BrionComputationalLithographySeminar2010”会议上,展望了引进EUV(超紫外线)曝光技术进行量产的前景。东芝统管光刻技术开发的东木达彦表示“即将采用EUV曝光技术量产(NAND闪存)”。不过,从曝光装置及曝光光刻胶等外围技术的开发进展情况来看,“EUV曝光技术可能要配合使用间隙壁工艺才能支持1Xnm工艺”(东木)。间隙壁工艺是双图案化(DoublePatterning)技术之一,东芝目前正在采用这种工艺量产基于浸没ArF曝光技术的NAND闪存。

    东木首先表示,“虽然我们原本打算从(东芝2009年实现量产的)32nm工艺开始引进EUV曝光技术,但现在却不得不采用基于浸没ArF曝光技术的间隙壁工艺。尽管有人提出了将该技术的使用范围扩大至(东芝预定于2012年前后量产的)1Xnm工艺的方案,但因制造工艺非常复杂,成本大幅上涨将不可避免”。

    东木以工艺周期为例,介绍了采用双图案化技术时成本是如何上涨的。他表示,要采用双图案化技术制造半导体,“需要约100个制程,总周期需要50~60天。要支持2X~1Xnm工艺的话,还需要优化曝光的外围工艺等,再加上掩模图案补正(OPC)时间等,所需时间惊人”。据东木介绍,如果采用EUV曝光技术,就能将工艺周期缩短至数天。在半导体制造过程中,“推迟一天就会导致5亿日元左右的机会损失。考虑到这一点,尽快启动基于EUV曝光技术的量产十分重要”。

    东木列举了引进EUV曝光技术进行量产时面临的4个技术课题,分别为(1)提高光源输出功率;(2)解决掩模缺陷问题;(3)确立计算机光刻(computationallithography)等可改善曝光光学特性的技术;(4)改善曝光光刻胶的特性。据东木介绍,其中的最大课题是如何提高曝光光刻胶的特性。“光刻胶的开发进展情况预示着EUV曝光技术的未来”(东木)。基于现行曝光光刻胶的制造工艺“将在20nm附近达到分辨率极限。要获得超过这一界限的分辨率,需要快速提高曝光光刻胶的特性”(东木)。

    要提高EUV曝光技术的分辨率,今后除了改善曝光光刻胶的特性之外,还需要提高曝光装置的NA以及利用off-axis照明等。从这些技术的开发进展情况来看,“可能EUV也无法实现一次曝光,必须同时采用间隙壁工艺”(东木)。关于东芝针对这种情况而采取的措施,东木介绍了通过结合使用EUV曝光技术与间隙壁工艺实现14nm半间距图案的成果。他由此认为,“EUV曝光技术与间隙壁工艺为互补关系。需要进一步完善(以间隙壁工艺为代表的)双图案化技术,为迎接即将到来的EUV曝光时代作好准备”。

关键字:东芝  EUV

编辑:冀凯 引用地址:http://www.eeworld.com.cn/manufacture/2010/1126/article_4682.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
东芝
EUV

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved