庞大芯片设计成本拖慢制程节点演进?

2009-09-10 09:49:47来源: EE Times 关键字:Xilinx  32纳米  半导体制造  fabless  fab-lite

      我们已经听到不少关于半导体制造成本攀升,以至于延后了技术节点进展的状况。芯片业者纷纷改抱无晶圆厂(fabless)或轻晶圆厂(fab-lite)业务模式,借以将采购与维护资本设备的庞大成本转嫁他人(不包括制程技术开发)。

    但就算仰赖晶圆代工厂,迈向下一个技术节点并没有因此便宜多少;因此,看来会有越来越少的芯片业者能跟上尖端科技的水平。

    那么设计成本究竟多高?过去几个月以来,有不少人随口估计32/28纳米节点的庞大成本;回溯到1月份,Xilinx执行长Moshe Gavrielov引述了一些(来自Chartered Semiconductor与Synopsys的)数据估计,32纳米组件的设计成本将达到7,500万美元。

    此外还有人估计得付出1,200万美元的额外NRE (光罩)费用──而我们以上说的这些数字只是芯片开始生产之前得花的钱。

    有人告诉我,Gavrielov等人对设计成本的估计过高,尽管设计32纳米芯片的成本确实不小,该费用门坎会在人们掌握了技术窍门之后快速下降。而在过去15年来,一次又一次让我印象深刻的技术节点演进总是合理的,其市场机会也很大;因为性能的提升、功耗的降低,以及能以更低的成本制造更小尺寸组件实在太吸引人。

    所以8,700美元的设计与光罩成本还是合理的?就算这样的金额估计非常不精确,还是会让人们却步;这里面有大部分是沉没成本(sunken cost),而有多少芯片能赚得到8,700万美元?有很多设计是否能回收投资都是个大问题;甚至是一颗原本采用45纳米技术且在市场卖得不错的组件,值得花8,700万美元让它迈向下一个制程节点吗?

关键字:Xilinx  32纳米  半导体制造  fabless  fab-lite

编辑:金继舒 引用地址:http://www.eeworld.com.cn/manufacture/2009/0910/article_1260.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:光学量子计算机芯片首次执行数学运算
下一篇:有效利用IP,加速创新

论坛活动 E手掌握
关注eeworld公众号
快捷获取更多信息
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Xilinx
32纳米
半导体制造
fabless
fab-lite

小广播

独家专题更多

2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 市场动态 半导体生产 材料技术 封装测试 工艺设备 光伏产业 平板显示 电子设计 电子制造 视频教程

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved