从新思科技看未来模拟仿真软件的技术趋势 (1)

      Intel最新推出的至强CPU已拥有23亿个晶体管，以及八个处理器内核。同样，伴随着芯片内核的不断增多，彼此间会有很多交互，因此复杂度随之呈现指数型增长，BUG数量亦然。面临着复杂化的验证，越来越多的工程师需求更高效率的工具，需求尽早的发现BUG，同时也对于低功耗的验证有了新的需求。“因此，不断增加的设计挑战加速了对于验证软件的创新需求。”新思平台营销高级总监Steve Smith总结道。

EDA中的多核技术

      “由于目前设计工程师所使用的服务器上多核CPU已经比较普遍，但是以前仿真器只能在一个处理器上来运行，我们如今的多核技术可以将验证任务并行处理。”Smith强调如今EDA需要采用多核技术的必要性时说道。实际上，早在2008年三月，新思科技就宣布了一份全面的实施多核技术的规划，计划在其验证、实现和制造平台上广泛配置先进的并行、多线程及其他优化的计算技术，以缩短芯片的研发周期。

      据新思科技介绍，目前在实现平台上，多核技术已成为主流。同样的事情即将在验证平台上上演：VCS是验证过程中极其最重要的软件，也是新思最为重要的产品之一，因此在4月7日，全球同步发布的VCS多核技术就显得格外引人注目了。

      “新思科技一直致力于开发创新的优化技术，推动性能的提升。”新思科技高级副总裁兼验证部门总经理Manoj Gandhi表示，“VCS多核技术构建于非常成功的Roadrunner、 Radiant和Native Testbench优化技术，能够应对现代验证工作中快速增长的需求。这一新技术也为新思科技为多核计算平台提供更多创新奠定了一个坚实的基础。”

      为了保证VCS的验证速度每两年都要有两倍至三倍的提升，新思科技采取了不同的技术。从最早的Compiled到之后的Roadrunner优化、以及Native Testbench、再到如今的多核技术，每一次都为VCS带来了革新。

      “VCS采用的并行处理相比之前的验证效率提高两倍，”Smith解释道，“利用先进的多核编译器可以将Design、Testbench、Assertion、Coverage以及Debug等通过本征(Native)编译，利用类似于多线程工作原理，并行处理整个验证环境。”

      设计层面并行性(DLP) 让一个用户能够同时模拟一个核的多个实例（instance）、一个大型设计的多个部分、或者以上两者的结合。应用层面并行性（ALP）可以让设计者在多核上同时运行testbenches、断言、覆盖率和调试功能。DLP和ALP的结合优化了多核CPU上的VCS性能。

      “我们从VCS的创新性优化中不断受益，”AMD公司专业验证中心总监Paul Tobin评价：“当我们的工程师们在设计中集成更多的内核、在设计的性能、功耗和虚拟化之间寻找最佳平衡点的时候，我们的验证团队正是依靠VCS多核技术拥有的高速验证能力来在基于四核AMD Opteron处理器的服务器上来验证这些复杂设计的。”