最新下载
BoardView
BoardView is a layout visualization, cross mapping and CAD navigation software solution for the printed circuit board (PCB) and multi-chip module (MCM) industry. It extends Magma’s Camelot™ failure analysis capabilities to the packaging industry. BoardVie
软件大小:334.78 Kb星级:更新时间:2010-01-28
YieldManager Solar
YieldManager Solar是一款面向太阳能电池制造商的全面数据分析解决方案,它可降低成本并提高太阳能电池效率。YieldManager Solar使得太阳能晶圆厂测试和生产工程师能够迅速识别并纠正由细微晶圆厂处理波动性或不稳定性所导致的太阳能效率和良率水平降低的根源,从而最大程度提高设备利用率、节省时间、提高良率并降低成本。 通过早早提供有关特定流程设备中工艺参数偏移等问题的警告,从而将电池损耗降至最低。 可将电池批次追溯到来自不同晶圆批次或供应商的材料上,并将其与电池测试器和分选机的测
软件大小:402.04 Kb星级:更新时间:2010-01-28
YieldManager
YieldManager™ 是量身定制的良率管理软件系统,通过允许工程师们收集、修正、分析并共享关键数据,帮助了集成电路制造商们实现并管理更高的良率。 YieldManager结合了异构数据源的高层次关联与快速的数据域挖掘,推动了良率损失根本原因的识别,节约了工程时间并集中了资源。 它通过提供一个分立的、具有鲁棒性的,经业界证明的解决方案,规避了对维护遍布代工厂的多个客户端/服务器应用程序的需求,从而降低了客户基础架构的成本和复杂度。 确保了芯片制造商们能够收集、格式化并分析所有类型的数据—包括缺陷
软件大小:219.03 Kb星级:更新时间:2010-01-28
LogicMap
LogicMap™ 是业界首个可以商用的软件解决方案,可用于关联逻辑器件中的在线缺陷和失效网络。LogicMap的执行类似于内存器位图映像,区别在于它是专为逻辑器件量身定制的。电气失效被局限在裸片中面积相对较小的物理痕迹上。由于逻辑器件和现有数据流复杂的特性,因此目前还没有可用的外部解决方案,只能通过需要大量软件开发、架构和支持的内部定制解决方案。 促进了真正的可制造性设计(design for manufacturability)。 利用在线缺陷数据,以极高的准确性确定了可疑的工艺步骤。 大
软件大小:330.49 Kb星级:更新时间:2010-01-28
Smart Sampling
Smart Sampling™ 能够在半导体制造环境中,与在线检测工具联动,自动完成晶圆检测数据在线缺陷的取样,是一个非常高效的自动化方法。通过Smart Sampling,能够利用公司的生产制造数据来判断哪种类型的工具最适用于检测并分类特定的缺陷。它改善了在线检测工具的使用,并减少了在决策过程中的人为错误。  允许用户专注于检测影响较大的根源。 更严格地权衡已知的问题,轻松地投入到新问题的研究中。 生成各类检测工具集的多重样本和取样类型。 完成通常需要手工进行的自动取样。 以用
软件大小:252.85 Kb星级:更新时间:2010-01-28
Quartz DRC LVS Datasheet
Quartz® DRC 和Quartz LVS 是业界的第一个完全线性化升级结构的物理验证解答。利用独特的结构和先进建模能力, 这些革命产品允许DRC检查 和LVS比较的进行大容量的分布处理并整合固有DFM 知识到物理验证。利用此技术和正确数量的处理器,任一个设计都可能在2个小时内完成物理验证。 完全线性化可升级的结构允许任一个设计, 不管设计大小或技术结点, 都可在2 个小时内完成运行 可控的内存结构通常使用少於2 GB的内存, 使平价的分布式计算能在便宜的Linux 机器上运行 基于Tc
软件大小:467.69 Kb星级:更新时间:2010-01-28
Camelot Datasheet
Camelot™ 是新一代的CAD导航解决方案,同时也是微捷码公司面向代工厂的分析产品线的重要组成部分。 缩短了设计的周期时间,从而改善了面市时间。 通过提供通用软件平台,实现与所有类型硬件的接口,增加了代工厂的生产力。 支持所有主流的布局图对线路图一致性验证(LVS)工具。 面向失效分析(FA)提供基本的核心信息数据库。 可持续增加扩展功能,以跟踪潜在的失效,判断出致命缺陷的根源。 客户端/服务器(Client/server)模式的解决方案,可运行在Linux、Solaris、W
软件大小:1243.93 Kb星级:更新时间:2010-01-28
Talus qDRC datasheet
Talus® qDRC是一个可以直接在设计实现阶段进行物理验证的工具。采用经过晶圆厂认证的设计规则运行集(runsets),在芯片实现环境提供签核(sign- off)级设计规则校验(DRC)。Talus qDRC可以看见参考IP的所有GDSII层,大大降低了调试难度,而且支持增量式上操作,只对有改变部分进行处理,处理一次ECO只需几秒钟。 实现过程中签核(sign-off)品质的设计规则校验(DRC),不需要进行数据导出就能得到没有DRC问题的结果。 晶圆厂认证过的,用于签核(sign-off)
软件大小:1228.98 Kb星级:更新时间:2010-01-28
QuickCap NX Datasheet
随着特征尺寸的缩小以及时钟频率的提高,设计人员需要更准确的寄生参数来充分估算时序和噪声,避免过大的设计余量以及芯片失败。对精确度要求的提高使得我们在测试结构和对关键单元,模块,连线进行分析的时候必须将边缘静电场和和工艺效应考虑其中。传统三维场计算器对于实际的设计不能提供健壮,统一,准确的的电容值,也没有足够的容量处理适度大小的模块和关键的长线。QuickCap产品可以提供准确的三维参数提取,对先进的工艺效应提供准确的模型。 QuickCap NX是实现关键电路分析的新一代3D寄生参数提取器。QuickC
软件大小:194.08 Kb星级:更新时间:2010-01-28
QuickCap Datasheet
随着特征尺寸的缩小以及时钟频率的提高,设计人员需要更准确的寄生参数来充分估算时序和噪声,避免过大的设计余量以及芯片失败。对精确度要求的提高使得我们在测试结构和对关键单元,模块,连线进行分析的时候必须将边缘静电场和和工艺效应考虑其中。传统三维场计算器对于实际的设计不能提供健壮,统一,准确的的电容值,也没有足够的容量处理适度大小的模块和关键的长线。QuickCap产品可以提供准确的三维参数提取,对先进的工艺效应提供准确的模型。 QuickCap 是集成电路的金标准3D 电容提取器。
软件大小:208.42 Kb星级:更新时间:2010-01-28
SiliconSmart Sign-off Datasheet
面向时序、功耗以及噪音分析和改进流程,提供了先进的建模结构的支持。
软件大小:1634.93 Kb星级:更新时间:2010-01-28
SiliconSmart DFM Datasheet
确保了设计师们能够同时解决系统性的和随机性的工艺过程偏差。通过减少对诸如片上差异(on-chip variation)等防护频带(guard-banding)技术的依赖,以及对更高良率单元的选择指导,因此SiliconSmart DFM 能够帮助设计师们大幅度地提高良率。
软件大小:663.03 Kb星级:更新时间:2010-01-28
SiliconSmart ACE
数据库开发商、知识产权(IP) 供应商, 以及客户自有工具(COT )设计团队依靠抽象模型来准确地呈现具备先进工艺技术的电路行为特性。为了满足这些顾客的需求, SiliconSmart产品套件以各种行业标准格式表征了标准单元、输入输出(I/O)单元以及嵌入式存储器,提供了具备鲁棒性的时序、低功耗、信号完整性以及可制造性设计(DFM)模型。SiliconSmart 实现了高精度、高产能、同时支持宽泛的标准格式,简便易用。当与流行的实施与验证工具相结合使用时,这些模型提供了硅片的可预测性,同时改进了设计师的生
软件大小:233.46星级:更新时间:2010-01-28
Titan芯片集成与芯片完工修整
传统的流程中,芯片完工这个步骤通常是由手工完成的,在芯片签核之前会有很大的工作量。Magma的芯片集成和完工修整解决方案能够与Talus数字实现流程完全自动无缝的集成在一起,消除了在的耗时耗力的定制版图和标准单元版图实现系统间的迭代循环。Titan Chip Integration 系统中包括一个布局图编辑器,完整的Talus数字设计解决方案,并且集成了Quartz DRC 和 Quartz LVS 物理验证。Titan Chip Finishing 包含了所有Titan芯片完工修整功能和一个基
软件大小:222.23 Kb星级:更新时间:2010-01-28
Quartz Rail Datasheet
集成了功耗分析,版图规划电压降分析, 电压降引起的延迟分析以及在电源轨和通孔上的电迁移分析,使得设计人员可以在设计中保持功耗的完整。
软件大小:478.27 Kb星级:更新时间:2010-01-28
推荐下载