台积电20nm制程将支持双重成像技术

2011-04-17 17:46:50来源: cnBeta
  据公司设计技术高级主管Ed Wan表示,自动化设计系统将可支持双重成像技术(double patterning)。相关的电路自动化布置软件厂商将在芯片设计用软件中加入对双重成像技术的支持,这样芯片设计者就不需要像过去那样专门针对双重成像技术进行计算。而一旦芯片设计方确定芯片电路的布局准则,那么的软件便可将该设计拆分到两个双重成像用掩膜板上。

  他表示:“在28nm制程节点,图像的节距尺寸(pitch size)是90nm,这已经接近193nm光刻机的极限(80nm节距尺寸)。因此,双重成像技术将是20nm节点制程必须要启用的一项关键技术。”另外他还透露节点将使用双重成像+双重蚀刻工艺(2P2E,即常说的LELE,另外一种双重成像技术则是SADP即自对准双重成像技术),晶体管密度可提升1.9倍左右,SRAM单元面积则可减小到0.898平方微米,他并称2P2E工艺 可制造节距为64nm的芯片产品。

  另外,在节点,还将改换不同制程节点的命名方式,其将按照应用分为两个大类别,分别是“G”制程(类似与过去的高性能"HP"制程)和"SOC"制程(类似于过去的低功耗制程“LP”)。Ed Wan表示,20nm高性能级别的G制程将于明年第三季度开始试产芯片产品;而低功耗级别的SOC制程则将于后年第二季度开始试产芯片。G制程与 SOC制程的主要不同之处在于所应用的体偏置技术(简而言之就是管子的衬底电压与源极电压并不相同的设计),当采用反向体偏置技术时,管子的性能将可得到改善,而采用正偏置技术时,管子的漏电量则会减小。

  另外一位副总裁 Di Ma则透露产品将采用新的低阻型金属化技术:“在20nm节点,我们将改善金属化结构(针对管子的极和漏源极)的低阻性能,同时还将应用超低介电常数材料(针对互联层,k值可低至2.5)技术。芯片电路材料的硬度随制程节点下降的趋势也将被反转,这有助于提升芯片封装的可靠性。 20nm节点后端工序(BEOL:通常指从漏源极,栅极金属化到互联层制作的一系列工序)制成的芯片其硬度等级将可与28nm BEOL工序相当或更好。”

  目前已经开始为部分客户生产28nm制程芯片产品,预计28nm HP/LP工艺年内将能正式出台,而且最近还新推出了专门面向智能手机和平板电脑产品的新28nm HPM工艺,预计这项工艺今年第三季度可开始试产。

关键字:台积电.20nm制程  双重成像

编辑:鲁迪 引用地址:http://www.eeworld.com.cn/homeelectronics/2011/0417/article_28.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
台积电.20nm制程
双重成像

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 电视相关 白色家电 数字家庭 PC互联网 数码影像 维修拆解 综合资讯 其他技术 技术产品 应用设计 论坛

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved