FPGA最新发展趋势观察

2008-01-20 15:56:48来源: DIGITIMES

 

      面对掩膜制造成本呈倍数攀升,过去许多中、小用量的芯片无法用先进的工艺来生产,对此不是持续使用旧工艺来生产,就是必须改用FPGA芯片来生产……

  就在半导体大厂持续高呼摩尔定律(Moore’s Law)依然有效、适用时,其实背后有着不为人知的事实!理论上每18至24个月能在相同的单位面积内多挤入一倍的晶体管数,这意味着电路成本每18至24个月就可以减半,但这只是指裸晶(Die)的成本,并不表示整个芯片的成本都减半,然而也要最终成品的良率必须维持才能算数。


 

  不能随摩尔定律而缩减的成本,包括晶圆制造更前端的掩膜(Mask)成本,以及晶圆制造更后端的封装(也称为:构装、包装)成本。


 

  用低廉劳力来降低封装成本


 

  先说明封装成本,每生产一颗芯片都需要一个芯片封装,理论上摩尔定律让芯片面积缩小,连带的封装上的面积用料也可以减少,所以封装成本也可以减少,但实际上不然,事实是:芯片一方面缩小面积,另一方面也让电路更加复杂,所需要的接脚数目增加,同时电路更缩密后其用电量相同,发热量也相同,但却只能用更小的面积来散热。


 

  因此,封装无法随裸晶面积一同缩小,反而裸晶缩小后产生更




多难题需面对!包括置入更多数目的接脚、更佳的散热性等,所以封装需要投入更多研发资源,另外封装用料成本也必然因此增加,从过去简单的树脂材质,到之后的陶瓷材质,以及更之后的BGA封装、覆晶封装、IC载板等,封装的技术与成本都在逐步提高。


 

  不过,欧美半导体大厂既然在晶圆制造上因摩尔定律而获得了成本精省,也必须正视封装成本居高不下的新问题,为了保有产品价格优势,欧美业者积极将封测厂移至海外,特别是移至劳力成本低廉的地方,过去是移至南韩、台湾、泰国、马来西亚,但近年来则再度迁移,迁至中国内地、越南、东欧,透过低廉劳力让芯片封装成本降低。


 

  掩膜成本成指数性上升


 

  封装成本可以倚赖低价劳动力来降低,那么更前端的掩膜方面呢?很不幸的,掩膜无法如封装一样用低价劳力来压低成本,相反的,随着晶体管的更缩密化,工艺的更先进化,掩膜的开设成本却只会呈现指数性攀升,130nm(纳米,中国内地方面称为:纳米)工艺缩密成90nm后,晶圆上的电路成本可以缩减一半,但掩膜成本却是要增加数倍。


 

  所幸掩膜的开设次数并不多,掩膜建立一次后,可随着日后芯片的大量量产而分摊最初建置掩膜的成本,当产量高到一定的规模数量后,掩膜成本就能均摊到机近于零,所以即便掩膜因工艺提升而增加成本,也不用过于在意。


 

  但是,运用量产来均摊掩膜成本的作法已经愈来愈不可行,掩膜成本一次又一次地倍增,光是一组130nm的掩膜就已经破百万美元,但芯片的需求量、产量却无法呈现倍增需求,以致近年来开设新掩膜的件数愈来愈少,从上万件退到数千件。


 

  或许如上的描述尚不足以让人感受到严酷性,但从台湾集成电路制造公司(TSMC)蔡力行在公众场合曾说过的一段话就更能深刻体会:一家无晶圆厂业者(Fabless)新设计的芯片,在第一次试制品(Prototype)完成后,若其特性表现不佳后将必须修改设计,修改后进行第二次的试制,如果第二次试制的表现结果依然不理想,其实就不用进行第三次试制了,因为该业者的竞争对手已经避开其失败经验,一次就推出成功的芯片,即便业者愿意进行第三次尝试,前两次的试制成本已经过高,这些成本都必须转嫁到第三次的芯片上,未来就算能量产,其芯片价格也难与其它业者竞争,与其如此不如不做。


 

  很明显的,前两次试制都失败的话,掩膜成本就足以让无晶圆厂芯片业者吃不消,最后必然要退出该芯片产品市场,此后除了加码原有的其它产品芯片外,就只能重新尝试、摸索其它类型的芯片市场。由此可见,掩膜成本已成为极可怕的压力,完全无法用封测厂外移的低价劳力方式抒解。


 

  掩膜难以因应Time-To-Market


 

  掩膜不仅成本节节攀升,更麻烦的是掩膜的开设时间无法缩短,每次都需要数十天的时间,然而芯片市场已从过去的信息、通讯市场转移至消费性电子市场,过去资通讯芯片的特点是少样多量,相同一致的芯片需求量极高,开设一次掩膜后可使用很久,并量产出极多芯片,相对的消费性电子的特性是少量多样(变化多)、变化快速,掩膜使用一段时间后就必须因应市场的改变而修改电路,使整组掩膜中有数张掩膜无法适用,必须重新开设。


 

  所以,即便掩膜成本没有节节攀升,其变更速度也一样不适合今日的芯片市场,因此许多无晶圆厂业者已逐渐舍弃使用ASIC(用掩膜方式投产的芯片),而用FPGA来推出其设计的芯片。


 

  FPGA从麻雀到凤凰


 

  FPGA并非是近年来才有的,FPGA一词于1984年就已经出现,至今已经超过20年以上的时间,不过过去十多年时间内FPGA都未受到太多的重视,原因是FPGA的功耗用电、电路密度、频率效能、电路成本等都不如ASIC,在这十多年时间内,FPGA多半只用在一些特殊领域,例如芯片业者针对新产品测试市场反应,即便初期产品未达量产规模,也能先以FPGA制成产品测试。

      或者有些芯片设计公司承接了小型的设计项目,在量产规模不足下也一样使用FPGA,或如政府、军方的特殊要求,不期望使用开放、标准性的芯片与电路,也会倾向使用FPGA。


 

  不过如前所述的,在愈来愈多芯片无法用开设掩膜模式投产后,这些芯片一样要上市,就只好以FPGA模式来生产。所幸FPGA也受益于摩尔定律,在工艺技术不断提升下,晶体管愈来愈缩密化,原本相较ASIC逊色的电路密度过低、频率效能过低、电路成本过高等问题,在新一代FPGA上,早已拉近与ASIC间的表现差距。


点击看原图


 


 


 

  △图说:FPGA的功耗用电表现愈来愈受到关注,因此美国国家半导体公司(National Semiconductor;NS)针对Xilinx公司的FPGA及CPLD提出了电源设计工具:Power Expert,运用工作可加速FPGA应用电路的电源设计。(www.National.com


 


 

  △图说:AMI Semiconductor推行ASIC(Cell型)及Structured ASIC(结构化ASIC),其中结构化ASIC以XpressArray-II(简称:XPA-II)之名推行,XPA-II以150nm工艺制造,工作频率最高至500MHz,并整合390万个ASIC逻辑闸及480万位的内存。(www.AMIS.com


 

PolarPro芯片与铅笔笔尖的体积比较






  △图说:QuickLogic于2005年发表、2006年量产的FPGA芯片:PolarPro系列,PolarPro可进行一次性的可程序化,并具有极低的运作用电。图中是PolarPro芯片与铅笔笔尖的体积比较。(www.QuickLogic.com


 

QuickLogic最新推出的ArcticLink系列芯片


 

  △图说:QuickLogic最新推出的ArcticLink系列芯片。ArcticLink除了与FPGA一样具有可程序化的电路外,还内建了USB 2.0 HS OTG、SD/SDIO、MMC、CE-ATA等接口,以及USB实体接口及处理器接口。QuickLogic以CSSP(Customer Specific Standard Product)诉求来推行ArcticLink。(www.QuickLogic.com


 

  正因如此,近年来FPGA不断抢食ASIC市场,迫使ASIC业者不得不推出策略因应,最显著的策略就是提出结构化ASIC(Structured ASIC),或者也称为平台化ASIC(Platform ASIC),结构化/平台化ASIC,期望通过减少重新开设的掩膜数、减少电路修改成本及时间,使芯片可以更早上市。


 

  但结构化/平台化ASIC只是减少重开掩膜的张数,并




不能完全免除掩膜的使用,加上配套的设计工具(EDA)与已有数十年运用的ASIC、FPGA相比,明显不够完备,后势发展与市场接受度尚待时间考验。特别是LSI Logic(巨积科技)、NEC Electronics(恩益禧电子)等大厂纷纷退出后,结构化ASIC的推行气势就更为薄弱。


 

  当然,FPGA因掩膜成本攀升以及摩尔定律而逐渐走俏,成本、效能等特性表现也逐渐改善,但依然有一点是FPGA持续低弱的,那就是功耗用电。就一般而言,要实现相同的功效电路,用FPGA手法实现的功耗用电是ASIC手法的15倍之高。


 

  功耗用电依然是FPGA的罩门


 

  FPGA虽积极使用最先进的工艺技术提升效能、降低成本,但工艺日益缩密的结果是:晶体管的漏电流(Leakage Current)愈来愈大,包括从源极(Source)到汲极(Drain)之间的电流漏往基极(Body),也包括闸极(Gate)直接漏至基极。


 

  关于此目前半导体业界也提出各种漏电防制之道,例如IBM提出硅绝缘(SOI)技术,可减少源极通往汲极间的漏电,或如Intel于2007年11月发表的高介电质金属闸极技术,则可减少闸极的漏电。


 

  不过,FPGA本身因具备可程序化的天性,其逻辑闸电路用量必然高于ASIC,因此其功耗用电确实很难收敛,以致于到今天为止,凡是以电池运作的手持式应用都无法使用FPGA,至多是使用逻辑闸数目较少的CPLD。而根据研究调查机构iSuppli的推论:如果FPGA因功耗用电的改善而能用于手持式应用的话,则FPGA的市场将可能再增加30亿美元。也因为如此,现在FPGA业者都以减少FPGA用电为研发目标。


 

  近年来的FPGA市场发展


 

  了解FPGA的近年来发展后,最后也必须了解一下FPGA业者的发展趋势,事实上90年代后期FPGA市场就已经过一番激烈整合,许多业者不是退出PLD(可程序化逻辑装置)市场,就是出售其PLD业务部门,或将PLD业务部门分立成独立公司,或进行购并等。


 

  时至今日,FPGA市场的主要业者仅剩数家,包括Altera、Xilinx(赛灵思,过去称为:智霖科技)、Actel、Atmel、Lattice、QuickLogic等,不过2007年11月QuickLogic也确定淡出FPGA市场,并转进发展CSSP(Customer Specific Standard Product),甚至QuickLogic公司的总裁、主席、执行长(中国内地方面称为:首席执行官,或首席行政官)E. Thomas Hart就直言:Altera与Xilinx已经成为FPGA领域的「可口可乐」与「百事可乐」。言下之意就是,除此之外第三家FPGA业者,很难有窜头的机会。


 

  话虽如此,但FPGA领域依然有新兴业者出现,例如Achronix Semiconductor、MathStar等。且除了单纯数字逻辑性质的可程序逻辑装置外,混讯、模拟性质的可程序逻辑装置也展露头角,例如Cypress Semiconductor的PSoC(Programmable System-on-Chip)即具有可组态性的混讯电路,或如Actel公司也提出可程序化的混讯芯片:Fusion,或者也有业者提出所谓的现场可程序化模拟数组(Field Programmable Analog Array;FPAA)等,相信这些都能为可程序化芯片带来更多的发展动能。


 

摩尔定律中


 

  △图说:虽然今日的半导体工艺工艺仍然持续合乎摩尔定律(Moore’s Law),但真正能以最新工艺量产的芯片已愈来愈少。图中为摩尔定律中「每18个月」与「每24个月」的趋势发展曲线比较。


 

无尘室的工作人员正在审视掩膜


 

  △图说:IBM位在美国佛蒙特州(Vermont)伯灵顿市(Burlington)的掩膜技术中心(Mask Technology Center),该中心专责研发、制造IBM公司的8英英寸、12英英寸晶圆用的掩膜,图中无尘室的工作人员正在审视掩膜。(www.IBM.com

 

关键字:FPGA

编辑:吕海英 引用地址:http://www.eeworld.com.cn/gykz/xxcl/200801/article_663.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
FPGA

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved