采用上位机与FPGA开发板的光纤通道接口适配器设计

2012-07-14 10:39:31来源: 中华电子网

   随着存储技术的迅速发展,存储容量得到了迅速的增长,存储系统的数据传输速度成为了主要的瓶颈。光纤的传输具有其速度上的优势,然而,在光纤传输要受到光纤通道接口的限制,因此光纤通道应用于高速数据传输的一个关键技术问题是接口的设计问题,本文对有效地解决高数据传输在接口处的瓶颈具有现实意义。

  1 方案设计

  完整的实现要包含PC机软件编程、Virtex-5开发板的底层链路实现。PC机的软件编写主要实现链路的创建注销控制、数据的组帧、数据的传输控制、传输过程中的显示;VirteX-5开发板主要实现数据的链路贯通、支持上位机所定义的帧结构的传输过程。

    2 设计的具体实现

  2.1 协议的分析与与裁剪

  针对不同的应用环境应当对FC协议进行适当的裁剪,尽可能地有效利用协议标准。FC协议是一个具有五层组成的协议体系。包括:FC-0层、FC-1层、FC-2层、FC-3层、FC-4层。

  各层的功能分别为:

  (1):FC-O:主要规定了物理接口,包含传输介质,收发器及接口等。

  (2)FC-1:8 B/10 B编码;串化解串;比特与字同步。

  (3)FC-2规定了光纤通道的传输机制:

  有序集的检测与识别;FC端口状态机;帧的发送与接收,帧接收时要进行有效性检查;流量控制;帧管理;交换与序列管理;数据帧与响应;多播与广播;分段与重组;差错检测与回复。

  (4)FC-3:基本链路服务;扩展链路服务;查询组。

  (5)FC-4:映射上层协议,本文主要是映射MILstd-1553B协议。

  2.2 软件编程中各模块的代码的设计

  软件实现的设计部分:GUI模块设计、设备抽象层的设计、任务处理模块的设计、FC的协议及物理功能模块的设计。

  (1)GUI部分主要是显示作用,可以对接口适配器的相关参数进行设置和界面显示。GUI模块设计内容有:整体界面、链路参数区、链路建立区、信息显示区。

  (2)设备抽象层的设计。该部分在于屏蔽下层不同物理设备间的差异;提供较为简便的方式,使上层模块同逻辑进行通信。本层需要提供对上层支持的设备操作接口及在内部通过封装WinDriver驱动提供的功能接口,实现对上层的功能支持。

  (3)任务处理模块的设计。主要实现对链路和数据各自的不同的任务操作情况。链路数据区与文件数据区分别需要保存各自的任务数据及状态,另外,它是 GUI模块变更LIST的依据,从而还需要保存下层协议所具备的状态及数据。

  (4)FC协议及物理功能模块的设计。该部分主要描述任务发送协议与链路建立协议。

①链路建立的注册过程:数据传输前,需要通过注册建立发送端与接收端的链路。首先,发送端把待注册的地址ID等信息嵌入帧信息中,发送帧信息给接收端;然后,接收端收到帧信息后,解读出相关的信息,若符合帧的完整性等检查,则两端建立链路。若不满足相关检

  查则终止该次注册过程。

  ②链路的注销过程:当需要注销链路时,首先,发送端把待注销的地址ID等信息嵌入帧信息中,发送帧信息给接收端;然后,接收端收到帧信息后,解读出相关的信息,若符合帧的完整性等检查,则两端注销链路,若不满足相关检查则终止该次注销过程。

  ③数据传输过程:数据传输是链路建立的根本目的

  

2.3 Virtex-5开发板的底层保证

  (1)系统构造逻辑设计主要完成以下几点功能:

  控制PCIE硬核实现与上层软件交互;对上层传输数据加CRC校验;完成FC链路初始化过程;完成FC流控功能;完成FC-2差错处理;控制ROCKET I/O把上层软件数据通过ROCKET I/O发送;控制ROCKET、I/O把接收恢复的数据传输到上层软件。

  (2)逻辑设计的模块组成:底层逻辑控制模块主要完成FC物理层通信,它主要包括发送模块、接收模块和PCIE控制模块三部分,每个模块又根据功能不同划分多个子模块,在PCIE控制模块中,有一些缓存来存放接收模块传送过的数据和相应的数据信息,发送模块也会从PCIE控制模块的缓存中读取数据传送出去,其原理框图如图3所示。

  

 

  数据发送模块 该模块通过读取上位机的状态信息来发送不同的信息,当ACK使能时,该模块发ACK,当数据使能时,该模块就发送固定帧数的数据,发送的数据是从缓存中读取,CRC由该模块添加。空闲时就发送IDLE码。

  数据接收模块 接收模块包括接收控制模块、CRC模块和临时缓存模块。主要完成数据和链路控制帧以及准备信号的接收,并实现CRC校验,根据帧头来判断不同类型的数据帧或控制帧,并存入缓存中,同时将帧的相关信息也放入相应的缓存中。

  PCIE接口控制模块 该模块主要根据PCIE总线上的地址对应的寄存器的值,译码成相应的使能把PCIE总线上数据写入相应的数据发送buf-f,ACK发送 buff反之根据逻辑输入的使能,译码成对应的PCIE总线上对应地址的对应寄存器的值,并把数据接收的buffACK接收buff数据写入相应的PCIE地址上。

  2.4 最终实现

  通过上位机与FPGA开发板的结合,实现了光纤通道接口适配器的高速性。

  3 结语

  通过上位机与FPGA开发板的结合,模拟并实现了光纤通道在高速数据传输过程中接口处的设计。尽管该设计是上位机配合FPGA的形式实现,但仅就设计思路而言,对于实际开发光纤通道接口适配器具有一定的借鉴意义。

关键字:FPGA

编辑:eeleader 引用地址:http://www.eeworld.com.cn/gykz/2012/0714/article_9559.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
FPGA

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved