如何保护FPGA输入端的齐纳二极管

2011-08-08 10:24:18来源: 互联网

    虽然5V电源逻辑在很多应用中仍很常见,但大多数FPGA都支持3.3V以及更低的接口电平。FPGA应用说明通常建议,当把一只FPGA连接到较高电压电平时,FPGA的I/O块中要用PCI(外设部件互连)总线箝位二极管,并外接一只串联限流电阻,以防止损坏FPGA(图1)。PCI箝位二极管会将电压限制在不致损坏输入端的电平,而电阻则将电流限制在一个不会损害PCI箝位二极管的安全水平。这种方案在低速信号的设计中工作良好。

  

 

  不过,当将此方案用于较高速率信号时,寄生RC滤波器的效应就会使信号失真(图2)。FPGA应用说明中的电路需要做个变动,无需重新设计PCB(印刷电路板)就可以完成这个变动。本例用一只齐纳二极管替代了电阻,用于转换信号电平,而不会造成明显的失真(图3)。齐纳二极管与PCI箝位二极管和内部上拉电阻一起工作,设定了输入端的电压电平。

  

 

  

 

  要设定输入端的静态电平,必须使能FPGA的内部上拉电阻,以防止当输入端持续为高时,PCI箝位二极管被过度驱动。上拉电阻的电流小于齐纳二极管的额定电流。另外,低压齐纳二极管的雪崩IV(电流-电压)曲线中还有圆滑的“拐点”(knee)。

  此曲线表明齐纳电压低于额定值,因此需要使用一个较高电压的齐纳二极管。二极管还应有小的电容。Comchip公司的CZRU52C3是一只3V的齐纳二极管,它能正常工作,使电路电压降低2V(图4)。

  

 

  

 

  齐纳二极管中的某些寄生效应会给波形带来其他失真。二极管有寄生电容,它使二极管开始看似与5V驱动器的信号沿有一个短路。FPGA管脚会看到一个大约10 ns的高压过冲,快速地衰减到输入脚的额定电平。管脚电容与下拉电阻的RC时间常数产生一个到最终值的较慢下降,速率由齐纳二极管和下拉电阻所决定。图5给出了前沿的详图。

关键字:输入

编辑:eeleader 引用地址:http://www.eeworld.com.cn/gykz/2011/0808/article_7924.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
输入

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved