基于FPGA的直接数字频率合成器的设计实现 (1)

　　概述

　　直接数字频率合成技术(Direct Digital Frequency Synthesis,即DDFS,一般简称DDS)，是从相位概念出发直接合成所需要波形的一种新的频率合成技术。目前各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能、多功能的DDS芯片,为电路设计者提供了多种选择。然而在某些场合，专用DDS芯片在控制方式、置频速率等方面与系统的要求差距很大，这时如果用高性能的FPGA器件来设计符合自己需要的DDS电路，就是一个很好的解决方法。

　　ACEX 1K器件是Altera公司着眼于通信、音频处理及类似场合的应用而推出的芯片系列,总的来看将会逐步取代FLEX 10K 系列，成为首选的中规模器件产品。它具有如下优点：

　　* 高性能。ACEX 1K器件采用查找表(LUT)和EAB(嵌入式阵列块)相结合的结构，特别适用于实现复杂逻辑功能和存储器功能，例如通信中应用的DSP、多通道数据处理、数据传递和微控制等。

　　* 高密度。典型门数为1万到10万门，有多达49,152位的RAM(每个EAB有4,096位RAM)。

　　* 系统性能。器件内核采用2.5V电压，功耗低，能够提供高达250MHz的双向I/O功能，完全支持33MHz和66MHz的PCI局部总线标准。

　　* 灵活的内部互联。具有快速连续式、延时可预测的快速通道互连；能提供实现快速加法器、计数器、乘法器和比较器等算术功能的专用进位链和实现高速多扇入逻辑功能的专用级联链。

　　本次设计采用的是ACEX EP1K50,典型门数50000门，逻辑单元2880个,嵌入系统块10个，完全符合单片实现DDS电路的要求。设计工具为Altera的下一代设计工具Quartus软件。

　　DDS的工作原理

　　和电路结构

　　图1所示是一个基本的DDS电路工作原理框图。DDS以数控振荡器的方式，产生频率、相位可控制的正弦波。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、D/A转换器和低通滤波器(LPF)。其中：

　　* 频率累加器对输入信号进行累加运算，产生频率控制数据或相位步进量。

　　* 相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的2进制码进行累加运算，是典型的反馈电路，产生累加结果Y。

　　* 幅度/相位转换电路实质是一个波形存储器，以供查表使用。读出的数据送入D/A转换器和低通滤波器。