datasheet

利用Spartan-3 FPGA实现高性能DSP功能

2008-04-28来源: 电子系统设计 关键字:FPGA  DSP  FIR滤波器  乘法器  器件  功能  移位寄存器  查找表  累加器

  Spartan-3FPGA能以突破性的价位点实现嵌入式DSP功能。本文阐述了Spartan-3 FPGA针对DSP而优化的特性,并通过实现示例分析了它们在性能和成本上的优势。

  所有低成本的FPGA都以颇具吸引力的价格提供基本的逻辑性能,并能满足广泛的多用途设计需求。然而,当考虑在FPGA构造中嵌入DSP功能时,必须选择高端FPGA以获得诸如嵌入式乘法器和分布式存储器等平台特性。

  Spartan-3 FPGA的面世改变了嵌入式DSP的应用前景。虽然Spartan-3系列器件的价位可能较低,但它们同样具有DSP设计所需的平台特性。这些平台特性能够以较高的面积利用率实现信号处理功能,使设计达到更低价位点。

  Spartan-3器件用作协处理器或预/后处理器是非常理想的,它们将运算密集型功能从可编程DSP上卸载下来以增强系统性能。

  针对DSP而优化

  赛灵思公司的Spartan-3器件采用90nm工艺技术以及300mm晶圆,大大降低了FPGA的成本。与此同时,这些器件还包括诸如嵌入式18×18位乘法器、大块存储器(18kb)、分布式RAM以及移位寄存器等关键DSP资源。这些高级特性意味着采用Spartan-3 FPGA,能以比其它竞争FPGA低得多的价位实现DSP算法。

  

  

  图1:增强型架构允许用

  单个LUT代替16个寄存器。

  除增加系统的基本性能之外,这些嵌入式特性还能提高器件的利用率。例如,如果在逻辑结构中实现Spartan-3嵌入式乘法器,需要占用300~400个逻辑单元(LE)。此外,因为嵌入式乘法器紧邻逻辑结构,所以拓展其功能(比如创建加法器或者级联多个乘法器来支持复杂的算法功能)是非常简单的。

  为提高效率,许多DSP功能以时分复用的形式在管道中得以很好实现。这样做虽然能创建带宽更高、速度更快的系统,但同时也将面临更多临时存储单元需求而带来的成本增加。譬如,时分复用滤波器需要将各个乘法-累加单元的结果存储在移位寄存器里。这种设计将在用完FPGA的逻辑资源之前就可能耗尽寄存器或存储器资源。Spartan-3 FPGA系列的独特之处在于它们可提供这样一种模式:一个查找表(LUT)能够执行逻辑功能或配置成一个16位移位寄存器。

  如图1所示,这种增强型的架构允许用单个LUT来代替16个寄存器,在实现时分复用DSP功能时能使面积利用率最大化。

  许多DSP功能也需占用大量的存储器资源,它们需要便笺存储器来保存系数、执行FIFO以及获得较大的缓冲区。与目前使用的其它低成本FPGA相比,Spartan-3器件可提供更多的存储位数。对于许多DSP设计而言,最重要的资源是FPGA内的嵌入式存储器,而不是逻辑电路或者乘法器。因为存储资源不足,采用竞争的低成本器件的设计工程师不得不选用更大规模的器件或采用外部存储器来构建系统,而这些系统只需一片体积很小的Spartan-3 FPGA就可以得到实现。

  常见的DSP功能实现

  下面通过分析有限冲击响应(FIR)滤波器的两个实现示例来说明这些特性是如何影响器件的利用率。一个是基于乘法累加器(MAC)的实现,另一个是基于多通道分布式算法(DA)的实现。

  FIR滤波器通常应用于基站、数字视频、无线局域网、xDSL以及有线调制解调器。测试基准是在Spartan-3 XC3S400 FPGA中实现频率为130MHz、数据和系数均为16位的64抽头MAC FIR滤波器。第一个实现仅用了一个MAC,第二个实现则用了四个MAC。

  从采用单个MAC的实现到采用四个MAC的实现可显著增加FIR滤波器的性能,而LUT数量只增加一倍并仍仅占总可用逻辑资源的4%。四个MAC的实现使用了四块RAM和四个MAC,以最少的器件逻辑资源高效地实现了FIR滤波器。

  另一个有趣的实现是多通道FIR功能的实现,在这里可以看到从单通道FIR滤波器到8通道FIR滤波器,器件利用率是如何变化的。

  实现单通道分布式算法FIR滤波器使用了XC3S1000 Spartan-3器件29%的逻辑资源和39%的寄存器资源。当实现同样的8通道滤波器时,通常将不同通道进行时分复用来保存逻辑,但这将占用很多寄存器或者大量的片内存储器来存放中间结果。

  如果使用Spartan-3 FPGA,中间结果将被存放在由LUT配置成的16位移位寄存器(SRL-16)中。这样,实现同样的8通道滤波器只多使用10%的可用逻辑资源和7%的可用寄存器资源,也就是说,构建8个通道仅多占用25%的器件资源。

  这种显著的资源节约与Spartan-3器件中SRL-16的使用有直接关系,在8通道实现中还有另外1,343个LUT被用作SRL-16模式。

  如果在不支持SRL-16性能的FPGA中实现这种设计,将需要额外的10,744(1343×8)个触发器用作存储单元,这就必须选用大规模器件以提供数量庞大的寄存器,同时将也会消耗相关的组合逻辑资源。

 

关键字:FPGA  DSP  FIR滤波器  乘法器  器件  功能  移位寄存器  查找表  累加器

编辑:ssb 引用地址:http://www.eeworld.com.cn/gykz/2008/0428/article_854.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于FPGA和RTOS的嵌入式码流分析设计方案
下一篇:大型设计中FPGA的多时钟设计策略

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

Esam Elashmawi被任命位莱迪思半导体公司的战略指挥官

FPGA行业高管将领导莱迪思全球企业营销和战略部门以期实现快速盈利增长 莱迪思半导体公司(NASDAQ: LSCC),客制化智能互连解决方案市场的领先供应商,近日宣布任命Esam Elashmawi为首席营销和战略官,即日上任。Elashmawi先生将为莱迪思带来他在销售、市场营销、战略规划和综合管理等领域的丰富经验。加入莱迪思之前,Elashmawi先生曾任Microsemi公司高级副总裁兼总经理,管理公司的FPGA、存储和时序解决方案产品线,业绩出众。 莱迪思总裁兼首席执行官Jim Anderson表示:“正值公司吸引高层次人才之际,我们很高兴Esam Elashmawi加入莱迪思领导团队,担任首席营销
发表于 2018-10-19
Esam Elashmawi被任命位莱迪思半导体公司的战略指挥官

配备Stratix 10 FPGA,英特尔加速卡实现视频转码和流分析

随着物联网的发展,接入互联网的设备越来越多,数据量也随之飞速增长,而绝大多数数据流量都源自或者终止于数据中心。根据Cisco测算,从2015年至2020年,全球数据中心IP流量预计增长三倍,而我国数据中心IP流量规模预计到2020年也将达到8.6ZB。面对如此海量的数据,数据中心需要完成海量的数据分析才能提取出有效信息,加上AI技术的发展,数据中心计算加速刻不容缓。 由于FPGA 同时拥有流水线并行和数据并行的架构,比 GPU 延迟低,因此在数据中心加速应用中被广泛采用。英特尔之前也推出了基于Arria 10 FPGA的加速卡,近期又推出了采用英特尔 Stratix 10 SX FPGA的新一代可编程加速卡 (PAC
发表于 2018-10-10
配备Stratix 10 FPGA,英特尔加速卡实现视频转码和流分析

助力开发人员拓展设计边界,Arm与赛灵思强强联合

•    Arm和赛灵思(Xilinx)强强联合,将业界最强大、最成熟的嵌入式生态系统优势与赛灵思FPGA的灵活性相结合•    增强版Arm DesignStart项目将助力嵌入式开发人员快速、免费、方便地获取成熟的Arm IP,从而加速并增强FPGA项目开发•    新的零授权费(License)和零版税(Royalty)模式,旨在帮助更多开发人员从业界领先的Arm技术以及覆盖全设备组合的通用软件基础中受益 北京 – 2018年10月9日 – Arm宣布与赛灵思携手合作,通过Arm DesignStart项目将Arm
发表于 2018-10-09

STM32单片机按键消抖和FPGA按键消抖大全

写在前面:STM32单片机按键消抖和FPGA按键消抖大全按键去抖:由上图可以看出理想波形与实际波形之间是有区别的,实际波形在按下和释放的瞬间都有抖动的现象,抖动时间的长短和按键的机械特性有关,一般为5~10ms。通常我们手动按键然后释放,这个动作中稳定闭合的时间超过了20ms。因此单片机在检测键盘是否按下时都要加上去抖动操作,有专用的去抖动电路,也有专门的去抖动芯片,但通常我们采用软件延时的方法就可以解决抖动问题。1. 单片机中按键消抖程序1.1  单片机中,比如STM32中,一般的方法(最简单的方法)软件消抖程序:   if(GPIO_ReadInputDataBit(GPIOA
发表于 2018-10-06
STM32单片机按键消抖和FPGA按键消抖大全

Speedcore eFPGA为高性能芯片设计添加可编程结构的能力

 Speedcore eFPGA IP拥有为高性能芯片设计添加可编程结构的能力通过具体案例重点介绍Speedcore eFPGA对各种应用的支持 9月中旬,D&R IP SoC China会议在上海长荣桂冠酒店举行,基于FPGA的硬件加速器件和嵌入式FPGA知识产权(eFPGA IP)领域的领导性企业Achronix半导体公司在会议期间发表演讲并进行现场展示。 Achronix亚太区总经理罗炜亮先生(Eric Law)代表公司发表题为“利用Speedcore eFPGA加速边缘计算”的演讲,该演讲是“eFPGA是物联网解决方案的使能者”主题会议的一部分。  罗炜亮先生
发表于 2018-09-27
Speedcore eFPGA为高性能芯片设计添加可编程结构的能力

英特尔扩充 FPGA 可编程加速卡产品组合

全新特性: 英特尔今天推出了采用英特尔® Stratix® 10 SX FPGA(英特尔超强大的 FPGA)的全新英特尔® 可编程加速卡 (PAC),以扩充其现场可编程门阵列 (FPGA) 加速平台产品组合。借助面向英特尔® 至强® CPU及FPGA的加速栈,这款高带宽卡可为数据中心开发人员提供强大的平台,用于部署基于 FPGA 的加速工作负载。HPE* 将成为首家将采用 Stratix 10 SX FPGA 的英特尔 PAC, 和面向英特尔® 至强® 可扩展处理器及FPGA的英特尔加速栈,整合至其服务器产品的 OEM。 HPE 副总裁兼HPC与AI事业部总经理 Bill Mannel 表示
发表于 2018-09-26

小广播

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved