利用频域时钟抖动分析加快设计验证过程

2008-04-02 09:18:25编辑:ssb 关键字:抖动测量  时钟频率  周期抖动  相位信息  低通滤波器  带通滤波器  时钟恢复  乘法器

  简介

  随着数据速率的提高,时钟抖动分析的需求也在与日俱增。在高速串行数据链路中,时钟抖动会影响发射机、传输线和接收机的数据抖动。保证时钟质量的测量也在不断发展。目前的重点是针对比特误码率,在时钟性能和系统性能之间建立直接联系。我们将探讨参考时钟的作用和时钟抖动对数据抖动的影响,并讨论在E5052B信号源分析仪(SSA)上运行的Agilent E5001A精确时钟抖动分析应用软件所配备的全新测量技术。该应用软件提供了前所未有的强大能力,可以对随机抖动(RJ)和周期抖动(PJ)分量超低 RJ测量和实时抖动频谱分析,使您能够提高设计质量。我们还将对新解决方案的实时测量功能进行讨论,这一功能能够加快设计验证过程。

  参考时钟在高速串行应用中的作用

  图1是参考时钟的主要分量。发射机通常将一组速率较低的并行信号转换成串行数据流。信号经过一条包括多个背板和电缆的传输通道进行传送。接收机通常会解释输入的串行数据,从中分离出时钟,再把串行数据重新转换成并行数据流。在许多诸如此类的说明中,参考时钟更多地被视为一种分量但不是主要分量,而在高速串行数据系统中,我们必须承认参考时钟是一种主要分量。通常,参考时钟的振荡速率远远低于数据速率,但它会在发射机中成倍增长。发射机使用参考时钟来确定串行数据流中的逻辑变换定时。发射的数据中包括参考时钟的特征。在接收机中可能会出现两种不同的情况。如果未分配参考时钟,则接收机会利用锁相环(PLL)从数据流中还原时钟――并利用该时钟定位采样时间点。如果已分配参考时钟,则接收机会同时使用数据信号和参考时钟来定位采样点。

  

  

  图1.参考时钟的作用

  时钟抖动对发射机数据抖动的影响

  参考时钟是最终的系统定时源。它为发射机、已分配和未分配的时钟系统提供时基,而接收机的时钟恢复电路可以重现参考时钟特征。现在我们将探讨时钟抖动如何在系统发射机中进行传输。

  发射机必须用适当的因数乘以参考时钟获得数据速率,才能确定逻辑变换定时。例如,对于100 MHz参考时钟和5 Gb/s输出信号,发射机将用PLL给参考时钟乘以因数50。PLL乘法器不仅放大时钟抖动,还引入其自身的抖动,主要是PLL压控振荡器(VCO)的 RJ。频率乘以因数n的结果是相位噪声功率载波比乘以n2,所以抖动迅速变大。

  

  

  图2.发射机时钟抖动的结果

  发射机中的PLL乘法器具有一定的频率响应,通常是如图3所示的二阶响应。非均匀频率响应会产生一个值得注意的问题:时钟抖动实际上有什么影响?如果PLL非常出色且带宽为零,那么它将过滤掉所有的时钟抖动,而为发射机提供无抖动时基。当然,零带宽意味着无限锁定时间,所以我们不得不综合考虑,但是PLL带宽越窄,参考时钟加入数据中的抖动就越小。确定时钟是否能在系统中正常工作且符合预期的 BER要求,需要对抖动频谱进行详细测试。

  

  

  图3. PLL频率响应

  真实的抖动源

  如果观察实际环境中的高速数字电路,您会发现许多抖动源,如图4所示。跟我们前面讨论的一样,时钟信号通常分配给多个IC,时钟频率可能进行乘法和/或除法运算。假设来自晶体振荡器的参考时钟具有较低的抖动,因为IC带来的附加噪声或其他设备产生的干扰,所以经过乘法或除法运算的输出时钟也可能不是非常干净。

  一个主要污染源就是开关电源的噪声。开关频率一般为100 kHz到1 MHz。开关电源噪声可能会注入时钟信号线路,它在左下图中显示为PJ。

  其他周期抖动分量的来源可能是数据或时钟线路的干扰,经互调后可能位于时钟线上,也显示为PJ分量。只要PJ分量表现的远离时钟频率,它就极有可能插入带通滤波器(或低通滤波器)来消除这些抖动。然而,问题是周期抖动在什么时间接近时钟频率,因为高频高Q滤波器很难得到。参考时钟的RJ也一样,时钟除法器可能添加宽带噪声,这可能会使输出时钟信号的RJ增加。

  要诊断各种问题,设计人员必须表征有关电路物理布局和/或工作环境下的时钟抖动。

  

  

  图4.实际环境中的抖动源

  通过相位噪声测量技术表征时钟抖动

  全面分析时钟信号要求达到飞秒级精度,只有相位噪声测量技术才能达到这种精度。相位噪声分析提供两种主要测量:Sψ(fψ)和ψ(t),它们根据相位噪声测量带宽限制收集时钟的所有相位信息

  在相位噪声分析仪上分析RJ可以完成两个重要目标。首先,通过集成RJ频谱,可以提取预定带宽中的相应RJ高斯分布宽度。其次,通过分析Sψ(fψ)的幂级数行为确定RJ的主要原因。(图5)

  在相位噪声频谱中可以看到PJ分量的杂散。所以PJ频率知识对于诊断问题非常有帮助。参考每个PJ频率的PJ rms也能帮您了解每个PJ分量对总体时钟抖动的影响,查看去除主要PJ分量之后总体抖动的变化。(图6)

  

  

  图5.分析相位噪声测量的RJ

  

  

  图6.相位噪声测量的PJ频率

  通过先进的体系结构进行实时抖动测量

  与传统的抖动测量模式不同,带有 E5001A软件的E5052B SSA可以对相位噪声测量进行实时抖动分析。该仪器使用PLL提供参考源。它能够自动检测时钟频率,在几毫秒内把内置参考源自动调谐为时钟频率,测量相位检波器保持PLL所产生的噪声信号。它在250 MSa/s ADC上捕获噪声信号,从而可以进行100 MHz抖动带宽测量。该测量涵盖OC-192抖动分析范围。实时FFT可以获得频域数据,并能显著提高测量速度。例如,1 kHz到100 MHz带宽的测量每次只需0.3秒。

  

  

  图7. Agilent E5052B信号源分析仪的先进体系结构

  利用交叉关联技术获得出色的抖动本底噪声

  E5052B抖动测量分辨率和本底噪声非常低,通常10Gbps速率时的RJ本底噪声仅为几飞秒。由于ADC的动态范围有限,且其内部参考时基的剩余抖动较大,高性能(实时或采样)示波器的抖动本底噪声通常在一百飞秒以上。E5052B通过检测基带(其中较大的载波信号已删除)的相位噪声来保持宽动态范围。E5052B利用两个独立的内部测量通道之间的独特交叉关联技术,将抖动测量极限扩大到低于其内部时基的残余抖动。(参见图7)与目前的高性能示波器相比,E5052B利用这种交叉关联技术把抖动本底噪声降低了100倍到1,000倍。(图8)

  图8.利用交叉关联技术获得的出色抖动本底噪声

  实时仿真PLL响应

  图9表示直接应用于时钟相位噪声信号的PLL响应功能的结果。您可以看到如何消除频谱的不同部分,使您可以分析与应用相关的抖动。E5052B对相位噪声测量的实时抖动分析功能可加快您的设计进程。 E5052B SSA可以导入任何PLL响应函数,使您可以轻松快速地仿真设备到设备的PLL响应。

  

  

  图9.仿真PLL响应

  总结

  对于高速串行数据应用,时钟抖动分析的主要目的是确定参考时钟的抖动对系统比特误码率的影响。最精确的方法是对时钟应用发射机(和接收机)在最坏情况下的传递函数,并测量获得的时钟RJ和PJ。在E5052B上运行的E5001A精确时钟抖动分析软件改变了传统的抖动测量方式,它不仅能以飞秒级分辨率对时钟抖动进行全面分析,而且具有出色的易用性和实时抖动分析功能,可以帮助您加快设计验证过程。

关键字:抖动测量  时钟频率  周期抖动  相位信息  低通滤波器  带通滤波器  时钟恢复  乘法器

来源: 互联网 引用地址:http://www.eeworld.com.cn/gykz/2008/0402/article_727.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:可编程模拟器件在小信号测量系统中的应用
下一篇:如何利用可编程器件设计车用显示系统

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

信号抖动的种类与测量

的“1,0,1,0…”高频信号,其衰减比连续的“1,1,1,1,0,0,0,0…”低频信号大。所以长的连续不变码会到达更高的电平,在跳变时需要更多的时间才能到达门限电平,导致信号抖动。因为这个抖动的幅度与码型相关,所以又称码型相关抖动。    总抖动锋-锋值:TJpk-pk=(N*RJRMS)+DJpk-pk 信号抖动值的测量主要分为时钟、并行总线和高速串行数据三大类。时钟抖动的测量指标有:Period Jitter (周期抖动),Cycle to Cycle Jitter (周期间抖动),N-Cycle Jitter (N
发表于 2015-12-21 12:11:31
信号抖动的种类与测量

数字示波器测量抖动的实战操作

数字示波器作为最常用的电子测量仪器,其作用已经被慢慢发掘,如测量抖动,已经能够达到完美了,下面来开始介绍如何具体的实施数字示波器测量抖动的实战操作!     对抖动完美测量的一半工作量都在于如何设置数字示波器。我们的目标是捕获并显示出信号在系统环境下的真实情况。因为每个实验室都有实时数字示波器,有必要知道如何去操作它们。抖动测量对环境特别敏感,所以要想办法针对各种抖动优化测试环境。   首先要选取具备合适带宽的设备。如果带宽太窄,测试得边沿速率就会很低。低的沿速率会将幅度噪声更多的转化为时域错误。但是,如果带块太大,也只会增加测试中的热噪声和散粒噪声从而提高噪底。在NRZ码流来讲,一个经验规则就是选取带宽为码率
发表于 2015-10-28 09:33:14
数字示波器测量抖动的实战操作

信号完整性分析基础系列之九--时钟的抖动测量与分析

    时钟是广泛用于计算机、通讯、消费电子产品的元器件,包括晶体振荡器和锁相环,主要用于系统收发数据的同步和锁存。如果时钟信号到达接收端时抖动较大,可能出现:并行总线中数据信号的建立和保持时间余量不够、串行信号接收端误码率高、系统不稳定等现象,因此时钟抖动的测量与分析非常重要。     时钟抖动的分类与定义        时钟抖动通常分为时间间隔误差(Time Interval Error,简称TIE),周期抖动(Period Jitter)和相邻周期抖动(cycle to cycle jitter
发表于 2015-10-28 08:47:41

内建式抖动测量技术(下)

模拟结果 《图十六 动放大电路之转移曲线图》 (X轴:输入抖动量;Y轴:输出抖动量) 内建抖动测试架构中最重要的元件为抖动放大电路,因为其放大倍率将影响系统解析度以及稳定度,所以首要工作就是确保抖动放大电路操作特性。如图十六即为抖动放大电路之模拟结果。当时脉抖动产生时,经由此电路可把时脉边缘扯开,也就是增加相位误差量。另外我们可利用不同输入抖动量来观测抖动放大电路之操作线性度,如图十七所示。若所模拟出来的转移曲线呈现相同斜率,代表此电路的放大倍率为一定值;但若曲线呈现出许多斜率,则可明显观察出放大倍率于不同输入抖动时具有不同的放大倍率,所以我们便需针对制程漂移对电路影响作模拟分析。 《图十七 放大倍率vs.
发表于 2015-07-31 13:45:59
内建式抖动测量技术(下)

内建式抖动测量技术(上)

(accuracy)之抖动测试。[page] Proposed Technique 《图六 传统时间-数位转换过程之示意图》 在介绍我们所提出之测试方法前,先来探讨传统测试的问题。图六为传统时间-数位转换的过程。当一时脉(SUT)发生抖动时,其边缘会离开原本理想的位置,此时普遍的做法会将SUT延迟一个周期时间(SUTd)后去测量En和En+1边缘之抖动程度。而测试方法就是将SUT送入delay chain中当作被取样的资料,而SUTd则作为取样时脉。当SUTd对经过不同延迟量之SUT做取样后即会产生出温度码(thermal code)的数位资料,此输出资料即代表不同时脉抖动量。 举例来说,若目前delay
发表于 2015-07-31 13:43:59
内建式抖动测量技术(上)

内建式抖动测量技术(中)

抖动放大电路设计架构 [7] [8]  《图九 抖动放大电路之架构图与时序图》 周期对周期抖动量即为后一个周期边缘En+1和前一个周期边缘En之相位误差,因此若要实现抖动量放大就必需将En和En+1间之边缘时间差拉大。在本文中将采用电流对负载充放电之原理来达到抖动放大之功能。我们以图九来说明其操作原理。 抖动放大电路基本上是由两组不同电流量之电荷帮浦(Charge Pump;CP)与决策电路(Decision Circuit;DC)所组成,而分别由待测讯号SUT、一个周期延迟后之讯号SUTd与两者之组合来控制。其最基本的想法为利用不同充电斜率(即充电速度)搭配讯号不同起始点(即转态边缘)之特性
发表于 2015-07-31 13:35:00
内建式抖动测量技术(中)

小广播

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved