datasheet

四种常用FPGA/CPLD设计思想与技巧之流水线操作

2008-03-28来源: bbs.mcuol.com 关键字:CPLD设计  FPGA  流水线操作  设计思想  串并转换  RAKE接收机  单流  

  四种常用FPGA/CPLD设计思想与技巧之流水线操作

  本系列讨论的四种常用FPGA/CPLD设计思想与技巧:乒乓操作、串并转换、流水线操作、数据接口同步化,都是FPGA/CPLD逻辑计的内在规律的体现,合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。

  FPGA/CPLD 的设计思想与技巧是一个非常大的话题,由于篇幅所限,本文仅介绍一些常用的设计思想与技巧,包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。希望本文能引起工程师们的注意,如果能有意识地利用这些原则指导日后的设计工作,将取得事半功倍的效果!

  流水线操作设计思想

  首先需要声明的是,这里所讲述的流水线是指一种处理流程和顺序操作的设计思想,并非FPGA、ASIC设计中优化时序所用的“Pipelining”。

  流水线处理是高速设计中的一个常用设计手段。如果某个设计的处理流程分为若干步骤,而且整个数据处理是“单流向”的,即没有反馈或者迭代运算,前一个步骤的输出是下一个步骤的输入,则可以考虑采用流水线设计方法来提高系统的工作频率。

  

  

  流水线设计的结构示意图如图1所示。其基本结构为:将适当划分的n个操作步骤单流向串联起来。流水线操作的最大特点和要求是,数据流在各个步骤的处理从时间上看是连续的,如果将每个操作步骤简化假设为通过一个D触发器(就是用寄存器打一个节拍),那么流水线操作就类似一个移位寄存器组,数据流依次流经D触 发器,完成每个步骤的操作。流水线设计时序如图2所示。

  

  流水线设计的一个关键在于整个设计时序的合理安排,要求每个操作步骤的划分合理。如果前级操作时间恰好等于后级的操作时间,设计最为简单,前级的输出直接汇入后级的输入即可;如果前级操作时间大于后级的操作时间,则需要对前级的输出数据适当缓存才能汇入到后级输入端;如果前级操作时间恰好小于后级的操作时 间,则必须通过复制逻辑,将数据流分流,或者在前级对数据采用存储、后处理方式,否则会造成后级数据溢出。

  在WCDMA设计中经常使用到流水线处理的方法,如RAKE接收机、搜索器、前导捕获等。流水线处理方式之所以频率较高,是因为复制了处理模块,它是面积换取速度思想的又一种具体体现。

 

关键字:CPLD设计  FPGA  流水线操作  设计思想  串并转换  RAKE接收机  单流  

编辑:ssb 引用地址:http://www.eeworld.com.cn/gykz/2008/0328/article_714.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:四种常用FPGA/CPLD设计思想与技巧之乒乓操作
下一篇:基于FPGA和DSP的高速瞬态信号检测系统

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

I2C器件接口IP核的CPLD设计

I2C器件接口IP核的CPLD设计 根据单片机I2C串行扩展的特点,在EDA软件MaxplusII的环境下,利用AHDL语言,建立IP核。此设计利用状态机实现,在给出设计的同时详细说明IP核的建立过程,并下载到芯片通过硬件试验验证。 关键词: 可编程逻辑器件 I2C串行扩展 IP核   由于CPLD数字设计结构化的趋势,将出现针对CPLD不同层次的IP(Intellectual Property)核。各个IP核可重复利用,可大大提高设计能力和效率。国外各大公司都推出了专门的IP核,我国也迫切需要发展自己的IP核。本文针对I2C的主方式串行扩展通信的特点,详细给出设计过程和结果。 1 IP核简介   IP核是指:将一些在数
发表于 2013-12-23
I2C器件接口IP核的CPLD设计

使用CPLD设计实现QWERTY键盘

用来输入文本信息或数据。最近,有些手机生产商已经推出了面向文本用户的带 QWERTY 键盘的手机。 数据输入键盘可以用多种方法来设计,并无一定之规。为传统 DTMF 键盘添加更多按键对设计人员提出了挑战,本文即讨论应对这挑战的一种可能解决方案。 QWERTY 构建模块 我们的解决方案使用 Xilinx® CoolRunner™-II CPLD;低功耗、小包装及低成本的特点使其成为此应用的理想选择。 将 DTMF 转化为 QWERTY 键盘需要更多按键,从而需要更多通用 I/O (GPIO)。例如,DTMF 键盘可能只有四行三列,而 QWERTY 键盘可能有多至八行八列。不过,键盘的大小可根据终端系统的需求而定
发表于 2013-02-19

利用CPLD设计逆变器的控制电路

        现代逆变器的控制电路多采用电机控制专用微处理器作为控制系统的核心,如INTEL公司的80C196MC,TI公司的TMS320F240等。随着逆变器性能的不断提高和功能的不断完善,当微处理器的片内资源无法满足要求时,就需要进行外围电路的扩展。与采用分立元件相比,采用具有ISP(在系统可编程)功能的CPLD(复杂可编程逻辑器件)进行外围电路扩展的方案在电路的体积、灵活性和可靠性等方面具有明显的优势。本文在分析逆变器控制电路的典型结构的基础上,设计了以TMS320F240为核心、用CPLD进行外围电路扩展的逆变器控制电路方案,说明CPLD的采用可以极大地改善
发表于 2012-11-12
利用CPLD设计逆变器的控制电路

小广播

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
pt type="text/javascript" src="//v3.jiathis.com/code/jia.js?uid=2113614" charset="utf-8">