FPGA在多制式视频转换系统中的应用

2008-03-28 17:58:10编辑:ssb 关键字:FPGA  视频转换  多制式  Xilinx  Altera  Lattice  CPLD

FPGA多制式视频转换系统中的应用

1 引言
    目前, 在军事、工业和医学领域存在着大量的非标准视频系统, 其视频信号只能在专业的设备上才能播放和录制。而实际中广泛采用的是标准电视信号(PAL ,NTSC, SECAM) 或VGA 视频, 这就给这些领域内的观测监督和学术交流造成了许多困难。以医学信号为例, 目前, 国内医院很多科室的手术监控设备都是国外进口的一体式设备, 手术影像资料只能供室内的几名医生观看, 无法通过电视系统传送到外部监测。如能将非标准视频流转换为标准视频流, 无疑会给这些领域带来很大的便利。时下的视频转换系统大多存在转换速度慢、功能单一、图像质量不高的缺点, 且一般是一机一用。本文介绍了基于单片机+ FPGA 的视频制式的转换系统, 利用单片机方便的嵌入性及灵活的可编程性, 再结合FPGA 强大的逻辑控制功能很好地克服了这些弊端, 实现了实时、高质量的视频图像转换, 同时, 可以方便地改变系统参数, 实现一机多用。

2 系统设计原理简介
     不同制式视频信号间的根本区别在于扫描方式和行场频率不同。标准VGA 采用逐行扫描, 在一帧内实现对图像的完全扫描; 标准电视信号(以PAL制为例)采用隔行扫描, 利用视觉暂留, 将奇偶场恢复成一帧完整图像。而非标准视频流则无一定规律。因此, 视频转换的基本思路是将非标准视频信号经模数转换成数字信号, 在存储器中缓存, 变频读出或经过数字信号处理, 再通过数模转换恢复成标准视频流。本系统设计思
路框图如图1 所示。
 
    从原理可以看出, 只要数据读出速度高于写入速度, 就不会使图像产生突变现象, 从而达到实时处理的目的。设计中, 存储器采用2片512K×8 bit 的FIFOAL440, 它采用DRAM 工艺, 最高时钟可达80MHz,是专用的视频存储器。逻辑主控单元选用Altera 公司出品的FLEX10K50E 实现, 其门数达到5 万个, 处理速度最高可达220MHz, 很适合高速数据流处理。同步恢复采用74ACT715, 它可按编程数据产生隔行或逐行的电视行场同步信号, 非常适合于多制式输出系统。而视频恢复编码部分采用的是专用数字图像处理芯片DSP AL128, 其内置的高集成化数字处理器, 可以将逐行扫描数字信号直接恢复成标准电视信号和S-VIDEO 输出。

3 系统设计实现
    整个系统大体框架如图2 所示, 图中虚线部分均由FPGA 实现。
 
3. 1 单片机接口模块
    系统中有FIFO ,AL128 的I2C 参数和74ACT715的初始化参数及数模、模数时钟分频参数共计90 个,为避免出现繁琐的判断语句, 设计中采用FPGA 内置ROM 结构。其原理图如图3 所示。
 
图3 单片机译码原理图
    FPGA 将单片机送来的机器地址(00H~5AH )译码成芯片地址, 芯片地址总共10位, 高2位用来判断配置何种芯片, 低8位用来判断配置该芯片中第N个寄存器。再结合单片机送来的数据线和读写控制线来决定对该寄存器进行读或写操作以及写入的数据。
    74ACT715 的配置参数为12位, 配置中用两个连续的地址分别记录其高4位和低8位数据。其中, 57H~5AH为只读地址, 相应数据将控制数模、模数时钟的频率。

3. 2 I2C 配置及时钟控制模块
    本系统FPGA 的一个重要功能就是对芯片初始化和I2C 参数配置。I2C 总线是一种由飞利浦公司开发的接口总线, 利用一条数据线sdata 和一条时钟线sclk 在主从器件间进行串行通信。飞利浦公司制定了标准I2C协议, 但是, 工业上依然使用很多非标准I2C器件, 本系统的FIFO、AL128 均为非标准I2C 器件, 故要对它们分别进行配置, 利用FPGA 的逻辑控制及内置MUX 可以在不同读写时序间灵活切换, 达到对多个芯片的全双工同步数据传输。实现原理图如图4 所示。
 
图4 总线切换控制原理图
    同时, 由系统实现原理分析可知, 视频制式变换的关键在于扫描频率变化, 即,AD采样时钟频率和DA图像恢复时钟频率。这部分数字频率在系统中是由外部锁相环(PLL) 和FPGA 中的可变分频计数器实现的。其原理图如图5 所示。
 
图5 数字锁相环原理图
    与普通锁相环不同的是, 利用FPGA 的可编程性, PLL的参考频率可以由单片机配置的分频数随意更改, 使数字频率合成电路有较高的稳定性、灵活性和灵敏度。

3. 3 FIFO 控制模块
    考虑到非标准视频信号一帧图像数据量太大, 一块FIFO 放不下, 同时, 电视信号都采用隔行扫描, 数据流将按奇偶场交替输出, 故设计中用两块FIFO A、B 分别存放图像的奇偶帧, 但在图像恢复时为逐行扫描方式, 这就涉及到在两块FIFO 间交替读出数据的问题。设计中, 用两个场同步信号Vsync 间的行同步信号Hsync 做判断, 决定两块F IFO 的读写, 使数据按ABAB..... 逐行读出。该部分代码段如下, 仿真时序图见图6。
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY ctrl IS
PORT (
vsync, hsync : IN STD_LOGIC;
fifoa_en, fifob_en:OUT STD_LOGIC
);
END ctrl;
ARCHITECTURE behav OF ctrl IS
SIGNAL fifo_en: STD_LOGIC;
BEGIN
PROCESS (hsync, vsync)
BEGIN
IF vsync=''0'' THEN
fifo_en<= ''1'
ELSIF hsync''event AND hsync=''0'' THEN
fifo_en<= not (fifo_en);
END IF;
END PROCESS;
fifoa_en<= fifo_en WHEN vsync=''1'' ELSE ''1'
fifob_en<= not (fifo_en) WHEN vsync=''1'' ELSE ''1'
END behav;
 
图6 仿真时序图
    在时钟方面, FIFO 写入时钟与AD 采样时钟相等,FIFO 读出时钟与DA 恢复像素时钟相等。实时处理运动帧时, 为不在两场之间出现跳动现象, 读出时钟要高于写入时钟。在实际应用中, 为了产生分频率1024×768, 刷新频率为60 Hz 的VGA 图像, 读出时钟高达46MHz,这样的高速数据处理就必须满足一定的时延要求。以50MHz 时钟为例, 数据与时钟间的最大时延不能超过10ns (像素时钟20ns, 半周期为10ns)。经过FGPA 的Quartus 综合分析, 时钟与数据间的最大延时为3.7ns, 满足系统时延要求。一般地, 这一数据是系统最坏情况下的延时, 实际系统延时将小于仿真数据。

4 结束语
    在数字电路设计中, FPGA 发挥了越来越重要的作用, 随着FPGA 向高密度、低成本方向发展, 目前的一个趋势是把系统级功能放到FPGA 器件中。本文介绍的视频转换系统以FPGA 作为系统主控元件, 不但大大减少了电路版尺寸, 而且增强了系统可靠性和灵活性。在实际测试中, 将非标准隔行视频信号(1024行, 50Hz 场频) 成功地转换成了高清晰度的VGA 图像和标准PAL 电视图像。目前, 该系统已应用于某医院监视系统。

关键字:FPGA  视频转换  多制式  Xilinx  Altera  Lattice  CPLD

来源: bbs.mcuol.com 引用地址:http://www.eeworld.com.cn/gykz/2008/0328/article_711.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:四种常用FPGA/CPLD设计思想与技巧之串并转换
下一篇:FPGA可满足SMPTE视频标准对更高速率的需求

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

扩充FPGA的应用范围—Intel又有大动作

英特尔收购eASIC  提高可编程解决方案事业部整体实力英特尔计划将结构化ASIC纳入业务组合,充分满足高性能、低功耗应用的需求。 当今,随着数据的爆炸式增长以及处理、分析、存储、分享数据的需求激增,推动着硅片市场的发展,这一动态又催生出企业对各类计算解决方案的需求,英特尔正在争夺有史以来最大的潜在硅片市场。英特尔在CPU有着很强的优势,如今也提供各类定制计算解决方案,帮助客户处理各类工作负载——包括在云端、网络、边缘。近年来,英特尔扩大了产品范围,引入突破性创新,涉及领域包括内存、调制解调器、特定用途定制ASIC、视觉处理单元、可编程逻辑门阵列(FPGA)。 FPGA的应用范围正不断扩大,因为它功能
发表于 2018-07-16 17:06:53

英特尔与百度强强联手,助力人工智能

在今日举行的百度AI开发者大会Baidu Create上,英特尔人工智能事业部副总裁Gadi Singer介绍了英特尔与百度在人工智能领域的一系列合作进展,包括英特尔Movidius视觉处理器(VPU)支持百度Xeye智能零售摄像头产品,英特尔FPGA助力百度计划推出的工作负载加速即服务,以及基于英特尔至强可扩展处理器平台优化的PaddlePaddle深度学习框架。英特尔人工智能事业部副总裁兼人工智能架构总经理Gadi Singer出席百度AI开发者大会并发表演讲 “从赋能终端设备智能化,基于至强可扩展处理器的大规模数据中心,到利用英特尔FPGA加速不同工作负载,再到让PaddlePaddle开发者更简便地进行跨平台编程
发表于 2018-07-04 16:42:53
英特尔与百度强强联手,助力人工智能

赛特斯:基于FPGA的vBRAS实现

环境,同时还可以根据运营商的要求,建立软硬件一整套端到端的定制化方案。”李晏补充道。如图所示,李晏给出了视频传输时候的实际对比,左侧为没有使用FPGA加速,右侧为使用了FPGA的情况。李晏解释道,在三层解耦条件下,每一个虚拟化网元所拥有的资源是相对固定而且匮乏的,在应对传统的网页操作没有问题,但是在一些流量巨大的视频应用时,没有FPGA进行加速的情况下,就会发生丢包等现象。李晏同时表示,尽管有些转发处理可以用CPU来进行,但是会造成处理性能的严重下降,而通过把某些数据报文业务下沉到FPGA中,可大幅降低CPU负载,提升系统的整体性能。“赛特斯的vBRAS业务是国内行业领先的,我们在纯x86情况下已经做到单CPU 120G的转发能力
发表于 2018-07-02 15:24:00
赛特斯:基于FPGA的vBRAS实现

为什么说FPGA和NFV是一个完美结合

2018年,英特尔推出集成58 Gb/s收发器的FPGA Stratix 10 TX,该产品通过提供更大带宽,从而实现对网络功能虚拟化(NFV)、云计算和5G的更强有力支持,借助英特尔的X86架构的支持,在虚拟化计算领域中,英特尔正在复制着数据中心领域的成功之道。近日,英特尔公司数据中心事业部副总裁兼 5G 基础设施部门总经理Caroline Y. Chan出席世界移动大会-上海站,并做了题为《英特尔FPGA加速NFV的采用》主题报告。英特尔公司数据中心事业部副总裁兼 5G 基础设施部门总经理Caroline Y. Chan5G给虚拟化带来了变革Caroline表示,5G未来的发展除了云端处理需求增加之外,还需要在边缘计算端进行
发表于 2018-07-02 15:03:08
为什么说FPGA和NFV是一个完美结合

专访UIUC陈德铭教授:「万能芯片」FPGA与深度学习

机器之心原创作者:邱陆陆人工智能的风潮从技术一路蔓延到硬件,让「芯片」成为今年行业里盛极一时的主题。人们关注通用芯片领域里 CPU 和 GPU 不断刷新的基准(benchmark),更对专用芯片(ASIC)领域不同场景下不断问世的解决方案表示出了空前的热情。 而众所周知,在专用芯片与通用芯片中间,还有一个更为灵活,也更为神秘的领域:FPGA。无论是英特尔天价的收购还是微软与 IBM 雄心勃勃的计划,都让人对其更加好奇。而「万能芯片」的名称,以及多样化的职责范围:它可以是智能手机里不起眼的一个小组件,也可以是数千美金一块的开发板,也让人对其真面目更加疑惑。 FPGA 与深度学习的关系究竟是什么?它适合
发表于 2018-06-25 11:42:13
专访UIUC陈德铭教授:「万能芯片」FPGA与深度学习

英特尔正研发高端GPU,未来GPU+CPU+FPGA

实现。AMD在2011年底推出的Radeon HD 7000系列时所用的“次世代图形核心(Graphics Core Next)”架构更是大量引用Larrabee项目的设计概念,将一些流处理器以及一些指令分派单元合作一个模块,称为“CU”。最后关于英特尔将在2020年推出的独立GPU,目前还没有更多的关键信息曝光,我们也难以预测经验丰富的Raja Koduri加入以及新成立的核心和视觉计算事业部能否给英特尔带来具有竞争力的高端GPU,摆脱独立GPU研发的“辛酸史”。更为重要的是,在英特尔全力向AI转型的背景下,如果高端GPU研发成功,英特尔将可以用CPU+GPU+FPGA组合参与到AI的竞争,毕竟Computex 2018期间英伟达
发表于 2018-06-18 13:33:19
英特尔正研发高端GPU,未来GPU+CPU+FPGA

小广播

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved