datasheet

PLL+VCO集成电压控制振荡器的锁相环技术应用

2019-05-07来源: 电子创新网关键字:PLL  VCO

新兴的PLL + VCO (集成电压控制振荡器的锁相环)技术能够针对蜂窝/4G、微波无线电防务等应用快速开发低相位噪声频率合成器,ADI集成频综产品的频率覆盖为25 MHz到13.6 GHz。

 

蜂窝/4G、微波无线电、测试设备和防务子系统应用的无线电设计人员依赖高质量本振(LO)来实现低BER(误码率)、低杂散输出和低相位噪声的系统级目标。所有的RF和微波通信和传感器系统,无论是基于模拟还是数字调制,都需要干净的LO信号源;无线电的容量越高,对LO信号的要求就越高。

 

有许多不同架构可用,但产生稳定LO源的最常用方法之一是将低相位噪声电压控制振荡器(VCO)和稳定基准电压及锁相环(PLL)组合构成频率合成器。不过,寻求最佳LO性能的设计人员必然会面临PLL/频率合成器、VCO、电荷泵及环路滤波器之间交互的诸多相关挑战,更不用说由于电路板布局和不良电源噪声所带来的问题。

 

ADI的核心专长是在频率生成元件方面,例如MMIC VCO、锁相振荡器(PLO)、低噪声预分频器、鉴频鉴相器(PFD)和一系列RF输入频率达13.6 GHz的双模式(小数/整数)PLL/频率合成器IC。

 

如图1的功能框图所示,这些产品采用标准5 mm × 5 mm和6 mm × 6 mm QFN塑料封装实现了高级小数-N频率合成器和超低噪声VCO;这种高水平的集成最大程度地减少了外部元件数。设计针对超低相位噪声商业和防务应用,包括一个极低噪声鉴频鉴相器(PFD)、一个精密控制电荷泵和一个提供超精细频率步进的高 级调制器设计。

https://mmbiz.qpic.cn/mmbiz_png/c5ibdFXnic2QgkJfof1VmU09qWPrvTKO9AgmmibIonxxJcPftiao6HesXQic3vczLll0a2h4cqPOHEDlmY6UGydXV9A/640?wx_fmt=png

图1. ADI集成VCO的PLL产品功能框图和典型应用电路

 

架构具有超低近载波相位噪声和低杂散,可实现较宽环路带宽以及更快的跳频和低颤噪;杂散输出足够低,因此在许多应用中不再需要价格昂贵的直接数字频率合成(DDS)基准参考源。

 

适合RF市场应用的集成VCO的PLL

 

HMC830LP6GE是面向蜂窝/4G、微波回程IF以及测试和测量应用的八个集成VCO宽带PLL产品之一。该系列的每一个产品都组合了高性能小数-N PLL/频率合成器和低噪声VCO。适合RF应用的集成VCO的PLL架构使得高性能VCO可实现五伏以下电压调谐(参见图2)。

https://mmbiz.qpic.cn/mmbiz_png/c5ibdFXnic2QgkJfof1VmU09qWPrvTKO9ARBg7EicdiblXVbyR4icUficjUDW1yAv4jwEyjotB0LzrM2H43hdXdCc7tw/640?wx_fmt=png

图2. 集成VCO的PLL HMC830LP6GE的调谐电压与频率的关系

 

环路滤波器中不再需要运算放大器,节省了成本和电路板空间,同 时改善了性能。集成VCO的PLL可以在一个极限温度下锁定,之后无需重新锁定或重新校准即可在整个温度范围内工作;该功能是高可靠性应用中所需要的,但是在有些其他竞争对手中并未提供该功能。

 

如图3所示,这些器件具有出色的相位噪声性能,无论就带内还是远端噪底通常都优于竞争对手10 dB,而且全部无需在低杂散或低噪声模式间进行选择。100 Hz至1 MHz范围内的集成噪声通常为–55 dBc,等效于0.1°的rms抖动,或者FOUT = 1 GHz时278 fs rms。

 

https://mmbiz.qpic.cn/mmbiz_png/c5ibdFXnic2QgkJfof1VmU09qWPrvTKO9AXjVJtl5T7qzfNWu3HzUvEu5NXibz8svYYNYHibLutdmMGUSMdjEDzWog/640?wx_fmt=png

图3. 集成VCO的PLL HMC830LP6GE的SSB相位噪声与偏移频率的关系

 

如图4所示,HMC830LP6GE与替代集成解决方案相比有明显改善。

https://mmbiz.qpic.cn/mmbiz_png/c5ibdFXnic2QgkJfof1VmU09qWPrvTKO9AFzJxLPVgicNickTV4qMpdTICwQylf5IaTXCibFoKM6wrHernNuu9hzx5g/640?wx_fmt=png

图4. 最差杂散,固定50 Mhz基准,输出频率= 2 GHz

 

HMC830LP6GE频带边沿处的温度范围性能稳定,确保不会出现“压差”。

 

例如,HMC830LP6GE在大于20 MHz的偏移频率下产生大约5 dB近载波相位噪声和7 dB相位噪底,与TI LMX2581相比,这两个值都比较低。此外,HMC830LP6GE还提供优越的杂散性能,在整个频段的小数杂散低很多,整个频谱输出更干净。

 

ADF5355集成VCO的PLL涵盖同类最宽的频谱55 MHz至13.6 GHz,而ADF4355-2的频率范围是55 MHz至4.4 GHz。两款器件都集成了超低相位噪声VCO,对于ADF4355-2而言在3.4 GHz下产生–138 dBc/Hz(1 MHz失调)相位噪声,而ADF5355在6.8 GHz下产生–132 dBc/Hz(1 MHz失调)相位噪声。

 

ADF5355和ADF4355-2采用新型VCO拓扑和架构,并在开发过程中利用ADI获得专利的先进SiGe-BiCMOS工艺,因而具有出色的VCO相位噪声性能。在超宽带宽RF和微波通信应用中,该超低相位噪声具有改善整体系统误码率并提升数据吞吐速率的优势,可提供更佳的抗噪能力和更宽的动态范围。

 

ADI的高性价比、超宽带宽PLL频率合成器IC还具有高达125 MHz相位比较器频率和38位分辨率,可降低抖动并允许极为精细的步进大小,而相比分立式GaAs部署方案,采用高级BiCMOS工艺的集成式PLL和VCO可大幅降低封装尺寸和功耗。另外,由于单个PLL频率合成器的工作频率可在55 MHz至13.6 GHz范围内配 置,因此设计人员可更为快速地对他们的系统设计进行重新配置,并减少器件库存,同时依然支持多频段。

 

适合微波市场应用的集成VCO的PLL

 

集成VCO的PLL HMC764LP6CE已针对窄带、高性能的微波通信应用进行了优化。ADI公司在业界率先推出频率高于6 GHz的集成PLL和VCO。这些产品除了提供ADI出色的微波VCO性能之外,还增加了集成式高级小数频率合成器的功能。典型应用包括微波和毫米波无线电、工业/医疗测试设备、防务通信和电子对抗 (ECM)子系统等。

 

如图5所示,HMC764LP6CE在其带宽内具有稳定的调谐敏感度和高达16 dBm的输出功率,因而非常适合直接驱动许多ADI高线性度、双平衡和I/Q混频器以及上变频和下变频产品的LO部分。

 

https://mmbiz.qpic.cn/mmbiz_png/c5ibdFXnic2QgkJfof1VmU09qWPrvTKO9AIjsVFSic1fOxr5xsneEMZ7osDcuvZPjFwWfxOTOiaFTuqSwYkXib2Ptvw/640?wx_fmt=png

图5. 集成VCO的PLL HMC764LP6CE的调谐灵敏度和RF输出功率与输出频率的关系

 

图6显示,对于低、中和高频范围,HMC764LP6CE卓越的单边带(SSB)相位噪声性能与偏移频率的关系。测量该数据时参考频率为50 MHz,环路带宽为100 kHz,而且PFD的比较频率为50 MHz。由于采用单芯片结构,在温度范围内及机械冲击条件下,相位噪声性能也很稳定。此外,内置FSK模式使得器件可用作简单的低成本直接FM发射源。

 

https://mmbiz.qpic.cn/mmbiz_png/c5ibdFXnic2QgkJfof1VmU09qWPrvTKO9Au2tIHFTU2t7OCSH2miaib5DdeDslNggWFQ1RKJ8bFsa1YL8MIAic7Ednw/640?wx_fmt=png

图6. 集成VCO的PLL HMC764LP6CE的SSB相位噪声与偏移频率的关系

 

即使具有这样的高级功能和高集成度,开发高性能可编程本振仍需要大量设计时间。因此,ADI开发出集成VCO的PLL参考设计人员套件,从而可以立即测量手头设计。

  

图7所示典型评估PCB是简单易用的通用评估套件的一部分,它可以最大程度缩短设计时间,便于快速进行原型开发。参考设计人员套件包括一个板载参考振荡器和若干稳压器,且支持通用环路滤波器配置。

 

https://mmbiz.qpic.cn/mmbiz_png/c5ibdFXnic2QgkJfof1VmU09qWPrvTKO9AvN0w1pQ2jxPicxiaIotUje6kNszrg8iaXiaYHqGS3sUXsv80TOoedQ5z2A/640?wx_fmt=png

图7. 集成VCO的PLL评估PCB,包含在各设计人员套件中

 

利用附带的软件,用户可以进行PLL编程以及访问其高级功能。完整操作指南提供逐步说明,方便用户完成快速上 电并初始化评估板。本指南全面论述了评估板内使用的元件,涵盖针对外部基准电压重新配置评估板,以及实施板载可选择顺序无源或有源环路滤波器等主题。

 

各个参考设计人员套件均包含ADI专有的ADIsimPLL设计工具,用户可以根据自己的特定应用定制标准评估PCB环路滤波器。提供全面的基于PC的PLL控制软件,可以经由USB接口用PC兼容寄存器文件对PLL进行编程。用户仅用一台PC、一台信号分析仪及若干直流电源,即可在非常短的时间内对完全锁定的本振进行评估。ADI 公司技术熟练的应用工程师团队也可帮助客户快速熟悉这款独特的产品。

 

ADI集成VCO的PLL产品将低相位噪声、高级功能及超小尺寸组合在一起,是微波/毫米波无线电、测试设备、微波传感器、光纤通信以及防务通信和传感器等许多小尺寸应用的理想之选。

 

混合型频率合成器通常采用玻璃纤维基板材料,具有一个分立式VCO、一个大型谐振器和一个金属冲压盖。该装配技术会在用户系统中造成和RF接地有关的问题,还会产生令人讨厌的电气和颤噪耦合效应。

 

与分立式混合型频率合成器/VCO配置相比,ADI集成式频率 生成解决方案有助于设计人员实现稳定性能、高可靠性及小尺寸的目标。

 

与大型混合设计相比,ADI集成VCO的PLL的谐振器也小很多,因而具有出色的颤噪性能。

 

这些集成VCO的PLL产品采用符合RoHS标准的QFN无引脚封装,非常适合高速大批量SMT装配线。


关键字:PLL  VCO

编辑:muyan 引用地址:http://www.eeworld.com.cn/dygl/ic460733.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:如何获得简易的非磁性AC/DC电源
下一篇:技术文章—通信系统的高功率输出和小尺寸解决方案

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

arm7 lpc2148力天电子 PLL实验(一)之PLL中断实验

实验采用中断方式打开PLL,。添加蜂鸣器用于指示PLL锁定。当PLL锁定成功后,蜂鸣器蜂鸣一声。实验程序如下所示,我是在IAR下面进行的调试,出现了两个警告,但不影响程序的运行。#include <NXP/iolpc2148.h>typedef unsigned char uint32;void PLL_INT(void);void Delayn(unsigned long n);IRQEnable(void); //PLL中断函数void PLL_INT(void){  PINSEL0=0x00000000;  //设置所有引脚连接GPIO 
发表于 2019-05-20

arm7 力天电子lpc2148 PLL实验(二)之 PLL重新设定实验参考程序

此程序是我根据周立功课本里面的程序修改的,程序设定KEY1连接外部中断0,设置外部中断唤醒掉电CPU. 在掉电前,LED1闪烁10次(注意闪烁频率),然后进入掉电模式。一旦被外部中断唤醒,第一次实验不进行PLL重设定,再次让LED1闪烁10次,观察LED1闪烁频率。第二次实验进行PLL重设定,恢复掉电前的PLL设定,再次观察LED1闪烁的频率。从实验结果可以看出,如果不进行PLL重设定,唤醒后LED1闪烁频率会比掉电前慢许多;进行PLL重新设定后,唤醒后LED1闪烁频率和掉电前一样。实验程序如下所示:#include <NXP/iolpc2148.h>typedef unsigned char uint32;void
发表于 2019-05-14

技术文章—采用分布式PLL系统评估相位噪声的方法

对于数字波束成形相控阵,要生成本地振荡器(LO) ,通常会考虑的实现方法是向分布于天线阵列中的一系列锁相环分配常用基准频率。对于这些分布式锁相环,目前文献中还没有充分记录用于评估组合相位噪声性能的方法。在分布式系统中,共同噪声源是相关的,而分布式噪声源如果不相关,在 RF 信号组合时就会降低。对于系统中的大部分组件,这都可以非常直观地加以评估。对于锁相环,环路中的每个组件都有与之相关联的噪声传递函数,它们的贡献是控制环路以及任何频率转换的函数。这会在尝试评估组合相位噪声输出时增加复杂性。本文基于已知的锁相环建模方法,以及对相关和不相关贡献因素的评估,提出了跟踪不同频率偏移下的分布式PLL贡献的方法
发表于 2019-04-15
技术文章—采用分布式PLL系统评估相位噪声的方法

LPC1768@100MHz和LPC1788@120MHz的PLL0设置

        对于搞软件开发的来说,弄一些硬件相关参数总觉得有点没底。做了几年,总算知道锁相环(PLL)的作用是把一个输入频率“放大”后输出,虽然对PLL的电路原理还是一窍不通。最近研究LPC1788和LPC1768的主频时发现两者的PLL0配置相差挺多的,于是耐着性子啃了User manual,总算理清楚了(作为软件开发者,某些太细节的硬件原理就不去深究了)。        首先LPC1788工作在120MHz是没问题的,但LPC1768的最高频率只能是100MHz(LPC1769可以到120MHz,但估计大陆很少有人会去用这片子)。 
发表于 2019-02-15
LPC1768@100MHz和LPC1788@120MHz的PLL0设置

大普邱文才:高性能PLL打破国际公司垄断

近日,在2018松山湖﹒中国IC创新高峰论坛中,来自广东大普通信技术有限公司(Dapu Telecom)时钟事业部总经理邱文才介绍了公司最新推出的高性能锁相环(PLL)芯片INS8320,该产品具有高性能及超低抖动,支持任一频率转换及多路输入输出等特性。PLL前景广泛邱文才表示,2017年PLL总体市场规模为8亿美元,预计2022年将增长至26亿美元。目前在国内市场,PLL最主要的还是在通信中,同时在专网及工控领域也有着不小的需求。“我们下大力度开发PLL市场主要有几点原因,首先是市场容量足够大,并且有着较好的发展前景,对公司未来是有力的支撑;第二则是公司一直以来专注时频领域的发展,PLL是时频领域的关键器件,第三则是目前市场中高
发表于 2018-06-11
大普邱文才:高性能PLL打破国际公司垄断

恭喜FIME深圳实验室获得EMVCo、万事达卡和Visa资质

FIME深圳实验室获得EMVCo资质,可提供非接触式EMV®1级卡、终端和移动设备,以及接触式EMV 2级终端测试、调试和型式认证服务。同时,FIME深圳实验室获得万事达卡和Visa资质,可根据不同方案的个性化要求,提供非接触式终端测试和型式认证服务。这一系列认证资质可为寻求国际支付机构进行EMV项目认证的中国芯片、终端和设备制造商,提供本地支持。结合FIME领先的支付测试咨询、工具和解决方案工程服务,FIME中国分公司现可为EMV项目提供端到端的支持,以满足中国地区渴望开展国际贸易的厂商对多元解决方案日益增长的需求。FIME首席执行长Lionel Grosclaude 表示:“中国的支付市场正处于迅速扩张期,本土厂商开展全球业务
发表于 2018-09-10

小广播

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved