一种可以减小尺寸的带通滤波器

2015-03-14 15:42:34来源: 互联网
  1 引言

  在现代通信系统中,带通滤波器(BPF)是一种重要的微波器件。目前,许多学者针对BPF性能的改进已做了大量广泛而深入的研究,比如小型化,轻质量,低损耗以及较高的品质因数Q等。

  为了实现带通滤波器的小型化,已提出了各种滤波器结构,如导体支持共面波导(CBCPW), 慢波结构,四分之一波长短谐振器,阶跃阻抗谐振器(SIR)的使用,以及由周期性加载不平衡阶梯阻抗微带线设计成的发夹线谐振器。

  本文的目的是介绍一种新的基于共面波导(CPW)馈电的SIR带通滤波器,可以达到减小滤波器尺寸的目的。SIR,是由两条具有不同阻抗特性的传输线构成的,与单位阻抗谐振器(UIR)相比,SIR具有较好的杂散特性。在本文所设计的滤波器中,用一个方形环作为谐振器,并且将方形环和CPW分别置于介质层的不同面。滤波器中的SIR结构是由方形环上的一些开槽组成的,这使得滤波器实现了尺寸减小的目的。滤波器的设计将在文章的第二部分中详细的介绍。在第三部分,通过与一般带通滤波器的性能进行分析和比较,进一步验证了本文设计的SIR带通滤波器的小型化特性。

  2 基于CPW馈电的SIR带通滤波器的设计

  本文设计的基于CPW馈电的SIR带通滤波器的结构如图1所示。CPW置于介质层的地板面,而方形环则在介质层的另一面。其中,介质层的介电常数为er=6.03,厚度为h=0.8128mm。方形环外的外环长度为L=22MM,圆环的宽度为W=2mm。在CPW的终端,将CPW设计为一个T型结,并且将两个CPW沿方形环的对角线对称的放置。为了使CPW的特性阻抗为50Ω,CPW尺寸的选择也是极为重要的。在本文中,CPW的尺寸为Lf=16mm,Wf=1.4mm。此外,CPW的中心导体部分的宽度为Wc=1.4mm,而其与地之间的缝隙宽度为Wg=0.2mm。在SIR结构的设计中,方形圆环上开槽的长度为Lc=1.5mm,Lg=0.5mm。

  

 

  图1 CPW馈电的SIR 带通滤波器的结构图

  

 

  图2 SIR带通滤波器的仿真结果和测量结果

  

 

  图3 SIR带通滤波器的实物图

  本文使用Ansoft 商业软件和Aglient 8753ES网络分析仪对滤波器分别进行建模、仿真以及参数的实际测量。参数的仿真结果和测量结果如图2所示。从仿真结果中可以看出,滤波器通带的工作频率包括了以1.39GHz为中心的0.5GHz-2.5GHz频率范围。此外,在滤波器的通带外有两个传输零点,其所在频率分别为1.11GHz和1.55GHz。在两个零点处,滤波器的带外抑制电平分别为45dB 和31dB。在测量中,将两个SMA接口分别与CPW相连接,从而对参数进行实际的测量。从图2中可以看出,在测量结果中,滤波器通带的插入损耗频率范围为1.29GHz-1.44GHz,相对带宽为10.8%。其中,包括SMA接口所引起的插入损耗在内,滤波器的最小插入损耗为1.23dB。此外,图2中的仿真结果和测量结果显示了良好的一致性。图3所示为本文设计的SIR滤波器的实物图,介质层的地面为CPW,并分别与两个SMA接口连接,而方形环则置于介质层的另一面。

  3 与一般带通滤波器性能的比较

  为了更好的验证本文所设计的SIR带通滤波器具有减小滤波器尺寸的特性,在这一节中,将与一般的带通滤波器的性能进行比较和分析。一般带通滤波器的结构图如图4所示,其几何尺寸与本文所设计的滤波器的尺寸一致。带通滤波器使用一个长度为Ls=3mm的方形微带线作为微扰,并将其置于方形环内环的一角。分别使用Ansoft 商业软件和Aglient 8753ES 网络分析仪对滤波器进行仿真和测量,从而得到其性能参数的仿真结果和测量结果。

  如图5所示,对于一般的带通滤波器,在仿真结果和测量结果中,其通带的工作频率分别为以1.8GHz为中心和以1.78GHz为中心的0.5GHz-2.5GHz的频率范围。因此,仿真和测量的相对带宽分别为6.67% 和 6.74%。此外,仿真以及测量结果的带外抑制电平都低于50dB。由于在测量中同样将两个SMA接口与CPW连接,因此,包括SMA所带来的插入损耗在内,滤波器的最小插入损耗为1.01dB。图6为本文提及的一般带通滤波器的实物图。

 

  图4 一般带通滤波器的结构图

  

 

  图5 一般带通滤波器的仿真和测量结果

  

 

  图6 一般带通滤波器的实物图

  本文所设计的SIR带通滤波器和一般带通滤波器的参数分析和比较结果如图7所示,从测量结果可以看出,SIR带通滤波器通带工作的中心频率为1.36GHz,而一般带通滤波器则为1.78GHz ,前者的中心频率比后者低23.4%。因此,本文所设计的滤波器相对一般滤波器而言,可以实现滤波器尺寸减小的目的,尺寸减小量可达到23.4%,而面积缩小将达到41.3%。

  

 

  图7 SIR带通滤波器和一般带通滤波器的比较

  4 结论

  本文设计了一种新的基于CPW馈电的方环形SIR 带通滤波器,对测量结果与仿真结果进行了比较,二者具有较好的一致性。与之前类似的带通滤波器相比,本文提出的新设计可使尺寸减小了大约23.4%。

关键字:带通滤波器

编辑:探路者 引用地址:http://www.eeworld.com.cn/dygl/2015/0314/article_25887.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
带通滤波器

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved