理解和设计高速D/A转换器的宽带输出网络

2015-01-31 21:50:36来源: 互联网
今天,对于新IC元器件和技术的需求依然以令人吃惊的速度增长。商业和国防工业是需求增长的主要刺激因素。目前涉及半导体行业的大部分新规格都围绕着降低尺寸(size)、重量(weight)和功耗(power)而展开——即SWaP.在半导体行业,我们通过不断改进的技术以及更巧妙的设计来满足这些要求。然而,性能也是关键需求,尤其是GSPS领域的数模转换器(DAC)技术。为了跟上这一步伐,人们常常忽略了关键的模拟输出匹配网络。

为了提供更高的清晰度,通常认为高频是超过1 GHz的频率,高速是超过1 GSPS的速度;更重要的是,最终用户可能会在DAC之后集成一个放大器,因此可用信号便不那么依赖于信号电平,而更多地依赖噪声和保真度。本文将讨论匹配元器件及其互连,并在选择变压器或巴伦,以及涉及到应用连接配置技巧时重点关注关键规格。最后,本文将提供一些思路和优化技巧,说明在GHz区域工作的DAC如何实现宽带平滑阻抗变换。

背景信息

DAC用途广泛,最常见的用途包括:商业和军事通信中的高频复杂波形生成、无线基础设施、自动测试设备(ATE)以及雷达和军用干扰电子产品。系统架构师找到合适的DAC后,必须考虑输出匹配网络,以保持信号结构。元件选型和拓扑较之从前更为重要,因为GSPS DAC应用要求工作在超奈奎斯特频率下,此时所需的频谱信息位于第二、第三或第四奈奎斯特区。

预备知识

首先让我们来考察DAC的作用,及其在信号链中的位置。DAC的作用很像信号发生器。它能在中心频率(Fc)范围内为复杂波形提供单音。以前,Fc最大值位于第一奈奎斯特区中,或者为采样频率的一半。较新的DAC设计具有内部时钟倍频器,可以有效地倍增第一奈奎斯特区;可将其称为“混频模式”操作。使用混频模式的DAC自然输出频率响应具有sinX/e^(X^2)曲线的形状,如图1所示。

系统架构师可参考产品数据手册,了解元器件性能。很多时候,诸如功率水平和无杂散动态范围(SFDR)等性能参数会给出多种频率下的数值。明智的系统设计人员可将同一个DAC应用于上文所述的超奈奎斯特区中。值得注意的是,在较高频率下(或较高区域中)预期输出电平将会低得多,因此很多信号链会在DAC之后集成一个额外的增益模块或驱动放大器,以补偿该损耗。

 

 

图1:DAC Sinx/x输出频率响应与混频模式的关系

元器件方面的考虑,如选择输出巴伦

只有最终用户设计和测得的最佳性能GSPS DAC才是好器件。为了最大程度发挥高品质DAC的性能,应当只选用最好的元器件。必须在一开始就作出重要的电路决定。数据手册上的DAC性能是否提供了足够的输出功率?是否需要有源器件?信号链是否需要从DAC差分输出传送至单端环境?是否需要用到变压器或巴伦?巴伦的合适阻抗比是多少?本文将重点讨论巴伦或变压器的使用。

选择巴伦时,应仔细考虑相位和幅度不平衡1.阻抗比(即电压增益)、带宽、插入损耗和回损同样也是重要的性能考虑因素。采用巴伦进行设计并不总是简单明了。例如,巴伦的特性随频率而改变,这会给预期蒙上阴影。有些巴伦对接地、布局布线和中心抽头耦合敏感。

系统设计人员不应完全根据巴伦数据手册上的性能作为器件选择的唯一基础。经验在这里能够发挥巨大作用:存在PCB寄生效应时,巴伦以新的形式构成外部匹配网络;转换器的内部阻抗(负载)同样成为等式的一部分。

选择巴伦时需注意的重要特性有很多,本文不作深入讨论。

目前市场上,Anaren、Hyperlabs、Marki Microwave、MiniCircuits和Picosecond作为最佳解决方案,可提供最宽的带宽。这些专利设计采用特殊拓扑,允许只采用单一器件实现千兆区域带宽扩展,从而提供更高的平衡度。

使用单个巴伦或多个巴伦拓扑时,最后需要注意的一点是,布局对于相位不平衡同样具有重要作用。为在高频下保持最佳性能,布局应尽可能对称。否则,走线轻微失配可能使采用巴伦的前端设计变得毫无用处,甚至使动态范围受限。

输出匹配

依赖频率的元器件将会始终限制带宽,如并联电容和串联电感。也就是说,考虑优化而非匹配,可能更为有效。今天,巴伦的超宽带宽几乎不可能“配合”多倍频程频谱范围。对以上参数的优化则要求对系统的最终用途有深入的了解。例如,电路是否需要提供最大功率传输,而较少考虑SFDR?或者是否需要最高线性度设计,同时突出SNR和SFDR而较少考虑DAC的输出驱动强度?这意味着在应用中,应当权衡每个参数的重要性。

本例中,如图2所示为AD9129 GSPS DAC输出网络。该网络中的每个电阻和巴伦都可改变,然而随着每个电阻值的变化,性能参数也会如表1所示发生改变。

 

 

图2:AD9129 DAC输出前端功能框图

 

 

表1:几种情形的数据定义读者需注意,最佳元器件值之间的差异非常小。巴伦元件具有最大的变化值。下文图3中的数据显示DAC宽带噪声输出模式的优化;DAC只是在全部可用频谱带宽中产生信号音。

最初的情形显示第一奈奎斯特区的可用功率下降,而第二、第三和第四奈奎斯特区中极有可能出现混叠信号音。情形2显示第一和第二奈奎斯特区中的输出电平增加,以及较高奈奎斯特区中的可用功率下降。最后,情形3为最佳情况,看上去在第一和第二奈奎斯特区具有良好的输出功率,同时相比情形1,区域3和4中的可用功率保持在最低水平。

 

 

图3:宽带噪声模式中的DAC性能

图4和5显示DAC为单音模式时的记录数据。图5显示多个奈奎斯特区中不同频率的输出功率水平。图4显示各种情形与DAC输出频率下的SFDR.读者应当对参数规划的权衡取舍有一个更全面的了解,因为随着设计过程的展开,必须理解这些参数并对其优化。显然,情形1可以通过替换为带宽更宽的巴伦解决方案加以改进,即情形2.

在第二奈奎斯特区获得更高的功率水平和更佳的SFDR.此外,情形3中采用1:2宽带巴伦,则改进后的功率水平便得到了保持,同时进一步改进了系统的SFDR.其它重要发现有:在1900MHz附近存在SFDR的“最有效点”。该性能独立于输出元器件,这是因为DAC存在内部阻抗。

 

 

图4:SFDR性能对比

 

 

图5:输出功率水平对比

结论

GSPS DAC的最新发展可让设计人员在发射信号链上略过多个混频级,直接处理所需的RF频段。使用GSPS DAC时,必须仔细考虑输出网络。设计高速、高分辨率转换器布局时,不容易照顾到所有的具体特性。从DAC输出差分环境转换至单端RF输出时,必须特别注意巴伦的选择。

另外,设计GSPS DAC输出网络时,必须注意网络的布局与拓扑;走线宽度和长度是非常重要的参数,需加以优化。记住,为了“配合”特定应用,需要满足很多参数。

关键字:高速  D  A  转换器

编辑:探路者 引用地址:http://www.eeworld.com.cn/dygl/2015/0131/article_25516.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
高速
D
A
转换器

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved