TD-SCDMA系统基带处理的DSP+FPGA实现方案

2007-09-18 10:53:19来源: 电子设计应用

引言

和传统的CDMA系统相比,第三代移动通信的最大特点在于能支持多种速率的业务,从话音到分组数据,再到多媒体业务,并能根据具体的业务需要,提供必要的带宽,数据处理量非常大。然而,对不同速率业务的基带处理,所需的存储量、运算量以及处理延时差异很大。因此,采用何种硬件结构才能有效地处理各种业务是本文所要探讨的问题。

本文首先介绍TD-SCDMA系统无线信道的基带发送方案,说明其对多媒体业务的支持及实现的复杂性。然后,从硬件实现角度,进行了DSPFPGA的性能比较,提出DSP+FPGA基带发送的实现方案,并以基站分系统(BTS)的发送单元为例,具体给出了该实现方案在下行无线信道基带发送单元中的应用。

TD-SCDMA基带发送方案

TD-SCDMA系统的基带处理流程如图1所示。其中,传输信道编码复用包括以下一些处理步骤:CRC校验、传输块级联/分割、信道编码、无线帧均衡、第1次交织、无线帧分割、速率匹配、传输信道复用、比特扰码、物理信道分割、第2次交织、子帧分割、物理信道映射等,如图2所示。



在图2中,每个传输信道(TrCH)对应一个业务,由于各种业务对时延的要求不同,所以其传输时间间隔(TTI)是不同的,TTI可以是10ms、20ms、40ms或80ms。

实现方案

本文提出了DSP+FPGA线性流水阵列结构的实现方案:使用DSP与大规模FPGA协同处理基带发送数据。该处理单元以DPS芯片为核心,构造一个小的DSP系统。

在基带处理单元中,低层的信号预处理算法处理的数据量大,对处理速度的要求高,但运算结构相对比较简单,因而适于用FPGA进行硬件实现,这样能同时兼顾速度及灵活性。相比之下,高层处理算法的特点是所处理的数据量较低层算法少,但算法的控制结构复杂,适于用运算速度高、寻址方式灵活、通信机制强大的DSP芯片来实现。

DSP处理器利用其强大的I/O功能实现单元电路内部和各个单元之间的通信。从DSP的角度来看,FPGA相当于它的协处理器。DSP通过本地总线对FPGA进行配置、参数设置及数据交互,实现软硬件之间的协同处理。DSP和FPGA各自带有RAM,用于存放处理过程所需要的数据及中间结果。除了DSP芯片和FPGA外,硬件设计还包括一些外围的辅助电路,如FlashEEPROM、外部存储器等。其中,Flash EEPROM中存储了DSP的执行程序;外部存储器则作为FPGA的外部RAM扩展,用于存放数据处理过程中所需的映射图样。

基带处理单元的需求估计

基带处理单元的需求估计主要包含以下两个方面:

1.各个业务传输通道的数据处理:以对称情况下无线信道承载的最高业务速率384kbps为例进行分析。传输块大小为336bit,24块级联,加上CRC,系统在1个10ms帧内所要处理的最大数据量为8448bit:根据3 GPP协议TS25.222规定的下行数据基带处理流程(见图2),并按固定位置复用的方式进行处理,每个数据位必须经过最多13个环节的处理过程,估算平均每环节上每比特的处理要求为23条指令。则10ms内必须完成的处理指令数是:8448×13×23=2525952条。对应的处理能力要求是252MIPS。

2.消息处理:包含消息的解释、对应控制参数的计算、发给对应的FPGA。估计不超过一条承载64kbps业务的无线信道的基带数据处理的需求。

综合考虑上述两个方面,则整个基带数据处理的等效需求是:

(8448+2400)×13×23/10ms=324MIPS

以TMS320C5510为例,其主时钟能工作在160MHz或200MHz,运算速度达400MIPS。基于C的软件开发环境和汇编级并行处理的优化程序,优化后的并行执行效率一般为80%,等效的处理能力为320MIPS。可见,若将整个基带数据处理交给该DSP芯片完成,其处理能力无法满足整个处理单元的需求,而且,随着视频电话、手机电视等大数据量业务的应用,数据处理需求量将更大。因此,在基带处理的实现方案中,数据量小的业务,如随路信令、AMR语音业务可由DSP处理;而数据量大的业务,如64kbps、144kbps和384kbps速率的业务,大部分处理环节由FPGA完成。具体实现如下:

·DSP作为主控单元,完成数据提取、消息解析和部分基带数据处理功能,如第二次交织和成帧等;

·FPGA则在DSP的调度下完成基带数据处理环节中大部分比较耗时的处理功能,如:CRC校验、信道编码、速率匹配等,在接收端可用于Viterbi译码、联合检测等。

在384kbps业务信道加随路信令的处理中,384Rbps业务数据由DSP通过同步高速接口,以DMA方式递交给FPGA,在FPGA中处理;而随路信令因其数据量小,在FPGA处理384kbps业务数据时,随路信令数据在DSP中同时处理。此方法减少了数据处理时间,提高了处理速度。

结语

本文介绍了一个软硬件结合的设计方案。硬件电路的实际测试表明,该结构不仅在高速率业务的处理时延上符合规范要求,而且对不同类型的业务处理有较强的适应能力,满足TD-SCDMA系统对多媒体业务传输的支持。

关键字:带宽  延时  发送  单元

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/rfandwireless/200709/15747.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
带宽
延时
发送
单元

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved