最佳缓冲器-ADC组合

2006-05-07 15:50:20来源: 电子产品世界

为使ADC配备最佳的驱动放大器(缓冲器),设计人员必须考虑阻抗匹配、电荷注入、噪声降低和输出精度等问题。ADC制造商常常为某个转换器推荐一种特定的放大器,但实用的组合应该与目标系统的要求相适应。必须考虑系统的整体性能,还有ADC的输入结构及其对缓冲器的影响。

面对A/D转换器的发展(包括不断提高的速度和分辨率,开关电容输入结构和单电源工作等),设计人员必须仔细考虑相关的驱动放大器(缓冲器)。缓冲器必须为驱动ADC输入提供一个低的信号源阻抗和足够的输出电流,而且缓冲器的高频输出阻抗必须足够的低,以避免带来转换误差。对于许多采样ADC,缓冲器还要对微弱信号进行放大。

噪声影响

理想情况下,运放信号源应该对ADC没有误差贡献。为避免额外的噪声引入系统,信号源的SNR(信噪比)最低应优于ADC的理论上限。幸运的是,几乎所有的新一代运放的噪声性能均远优于12位,而且不难找到扰于16位噪声性能的运放。应当注意是,放大器和ADC产生的噪声功率是相加的。

图1示出16位逐次逼近型ADC(MAX 195)和输入驱动放大器(MAX 4256)之间的低噪声、低失真接口电路。对于此电路,可用数据手册提供的数据计算缓冲器贡献的总RMS(均方根)噪声:

输入电压噪声密度:

    输入电流噪声密度:

    由于一个单极点滤波器的有效噪声带宽是其-3dB转角频率的1.57倍,MAX4256的噪声带宽是GBW/1.57Av。在IC中除电压和电流噪声外,电路中的每个电阻都贡献一个噪声电压。这样,总等效输入噪声是:

    即总噪声等于:

    为简化计算,请记住1KΩ电阻在1Hz带宽内所产生的噪声是4nVRMS。这样,上式可简化为:

    式中:

Req(BW)表示在某一特定带宽内的等效电阻。

假定这个典型音频应用的带宽为20KHz、MAX195的采样速率为85Ksps,则得到:

    应当注意,MAX4256的输入电流噪声0.5fA/(根号Hz)相比之下可以忽略。则在信号带这内运放电路的总噪声为:

    为了确定ADC一运放给合的总噪声功率,首先把ADC的信噪比加失真(SINAD)值从分贝数转换为电压值,然后计算出它们平方和的平方根,再将结果转换为分贝数。本例中,采用MAX195的SINAD最低保证值89dB。转换为电压(44.7μV)合与ET=17μV合并后,求出总噪声功率为86.4dB,仅仅使ADC的SNR降低了0.6LSB。这一系列计算可说明一个给定的驱动放大器对整体性能的影响。

失真

失真也会降低动态性能,但用选择放大器(所选放大器失真远远小于转换器谐波失真THD)的办法可使失真最小。用图2所示的电路是有效的:MAX195的THD只有-98dB(0.0014%),MAX4256r SINAD可-达115dB。这样高的性能允许采用同相配置和单电源运放(MAX4256)。

评估做为驱动放大器的运放的另一种方法是将其电压形式的性能参数与ADC LSB所代表的电压(步长)相比较。例如:一个单极性输入范围5V的16位ADC的LSB对应电压为76μV。为估算放大器的误差贡献,把此值与放大器的输入失调电压、漂移和噪声等与闭环增益相乘后做比较。

假设闭环增益+11V/V,失调电压70μV(MAX4256的典型值)将造成770μV的误差,这对于16位应用来说相当于10LSB。如果需求直流精度的话,则缓冲器的失调必须远远低于ADC的最大失调,或者应该采用硬件或软件方式对真进行校正。

带宽和建立时间

对于驱动放大器的速度要求,应使其建立时间与ADC的采样时间相匹配。也就是说,只有当ADC采样输入信号的时间间隔长于最坏情况下放大器的建立时间,才能保证转换结果的精度。根据定义,建立时间是指输入一个阶跃电压,当输出信号达到并在中心位于最终稳态输出电压附近的一个给定误差带内摆时的时间间隔。

对于大输入阶跃,放大器的转换速度限制了其输出变化的速度。对于一个给定的输入信号幅度和放大器转换速率,可以求出一个信号频率最大值,在该频率范围内,信号可以被忠实地重建:

fMAX=SR/2πVp (8)

式中Vp为峰值输出电压。

满足下列条件时可得到建立时间(ts)的一阶近似:

·输入信号未使放大器输出进入有限转换速率状态

·放大器的-3dB转角频率已知

·频率高于f-3dB时输出幅度以20dB/十倍频滚降至少一个十倍频程

得到:

t0=-1/2πf-3dB[ln(Vo/vs-1)] (9)

计算N位分辨率时到达1/2LSB时的ts,可用(2 N-1/2)/2N代换Vo/Vs,其中N代表位数。式(9)变为:

ts=0.11(1+N)/f-3dB (10)

找到一个满足应用要求的放大器可能是困难的。大量运放能够令人满意地与12位ADC协同工作,但适合14和16位ADC,速度高于500KHz的选择十分有限了。这种选择需要在噪声、失真和建立时间等参数之间进行折衷考虑。建立时间选择有一定困难,因为很少有运算放大器制造商在16位性能下测试该项指标(0.001%)。

考虑图1中驱动放大器的带宽和建立时间。典型转换速率为2.1V/μS,对于2Vp-p的输入信号幅度,该缓冲器可处理的最高频率是fMAX=SR/2Vp=167KHz。

同样对于建立时间,在式(10)中16位建立时间代换ts可求了f-3dB频率。尽管只是近似,但1.17MHz的结果还是令人吃惊。对于高分辨率建立时间的带宽要求会比预期的高出很多,而设计人员往往对保持增益精度所需的带宽估计不足。输入信号带宽范围内增益的不足可导致大于1LSB的误差。

ADC输入结构

除上述考虑外,在选择缓冲器(驱动放大器)时还需考虑的一个关键因素是ADC的输入结构。通常,闪速转换器是最难驱动的,因为它们具有很大的非线性输入电容。具有新型开关电容结构的ADC也需要特别注意。

如果对开关电容ADC的输入特性有所了解,它的驱动也就很简单了。这种ADC在每次转换结束时都有一个小的浪涌输入电流,这是由于内部采样电容切换到输入端开始下一次采样所致。为避免误差,缓冲器电路应能够在下一次转换启动前,从这种瞬态恢复并重新建立。以下提供两种解决方法。

一种方法是要求驱动ADC的运放对于负载瞬变的响应快于ADC的采样时间。许多新型ADC在芯片上已包含这样的宽带采样/保持电路。幸运的是,大多数运放对于负载瞬态的响应远比对输入阶跃的响应快得多,所以用一个外部缓冲器来满足这种要求不是太困难。第二个方法是在输入端采用一个RC滤波器,其电容值要远大于ADC的输入电容。这个大电容为采样电容提供电荷,从而消除了瞬变。为了吸收瞬变,在ADC输入和地之间使用一个1000pF或更大的电容。

RC滤波器同时也减小了放大器地驱动容性负载时产生稳定性问题概率。与电容串联的小电阻有助于防止自激和振荡。负载电容较大时,交流性能由负载电容和隔离电阻控制。

另外一个关键问题是要求放大器在整个有用的输入信号频率范围内保持低输出阻抗。高输出阻抗的运放不能迅速响应ADC输入电容的改变。它们也不能处理ADC产生的瞬态电流。运放在下一次采样周期不能及时建立就会导致非线性的产生。

应该记得要获得低输出阻抗就应具有高环路增益,根据等式ROUT=Ro(1+Avoβ) 3,其中Ro是开环输出阻抗,Avoβ是环路增益。当接近运放的单位增益穿越频率时Avoβ会下降,导致输出阻抗增大(见图3)。输出阻抗越高则放大器响应ADC产生的浪涌电流的能力越差。

这样,低阻抗要求变成了对于带宽的要求,因为在更高频率下,宽带运放具有更高的环路增益,因此也就具有更低的输出阻抗,因此也就具有更低的输出阻抗,在一个50MspsADC前端采用一个599MHz运放是很明智的做法。宽带运放比窄带运放在吸收ADC产生的浪涌电流方面更加有效。

总增益精度

图3的波特较也描绘出同相放大电路的开环增益(A)、反馈系数(β)、噪声增益(1/β)、环路增益(直流Aβ或Avoβ)与频率的关系。图3所示是一个典型运放的开环增益随频率的变化关系。在低频,直流开环增益(Avo)接近100dB。也应注意,反馈系数的对数是负值,因为它表示信号幅值的衰减量。

图中所示的环路增益根据开环增益和反馈系数之和得到(低频下为+100dB+(-40dB)=60dB),或者说等于开环增益和噪声增益(1/β)之差(100dB-(+40dB)=60dB)。对于给定的β值,可以看到随着频率增大,环路增益Aβ减小。为了在高频得到较大的环路增益,必须增大放大器的开环增益或增大反馈系数β,也就是减小噪声增益。

上述说明导出反馈系统的一个关键等式,对于单位增益同相放大器为:

ACL=VOUT/VIN=1/(1+1/Aβ) (12)

此式表明闭环增益(ACL)依赖于开环增益和反馈系数,而二者又都是频率的函数,所以环路增益也是频率的函数。在工作频率处环路增益量的大小是衡量一个放大器与理想情况差距的关键指标。

为了理解开环增益对总增益精度的影响,考虑基于等式12的一个实际例子。假定某运放在有用频率具有40dB的开环增益,则闭环增益就有1%的误差。此误差在60dB增益时降到0.1%,在80dB增益降到0.01%。因此,80dB就是用于驱动12位ADC时,保持足够的单位闭环增益精度所需的最低开环增益指标。用于更高的环路增益时,等式12修改为:

ACL=VOUT/VIN=[1/(1+1/Aβ)](RF+R1)/R1 (13)

式中RF为反馈电阻,R1为输入电阻。

根据所需的闭环增益,要保持所需精度可能需要高得多的开环增益。

结语

不管已出现什么样的新型ADC结构或其他改进技术,漏码和线性度差的问题仍困扰用户。这些问题常常被误认为是ADC性能不好所引起的,而实际上经常是由于驱动放大器选择不当所造成。通过了解缓冲器性能指标和它们之间的相互关系,设计人员可为其目标系统选择最佳的ADC和驱动放大器。

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/packing/200605/3621.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved