分段式双通道高速数据采集与处理系统

2006-05-07 15:49:55来源: 电子技术应用

本文设计并实现了一种分段式双通道高速数据采集与处理系统,与CP机信号处理软件系统结合,可很好地实现各种高速信号的采集与分析。该系统通过高速静态RAM,分段存储经A/D转换得到的数据,从而解决了高速实时信号与接口总线之间的速度兼容问题;系统内含两路羡并行采样通道,因其器件参数、控制时序完全一致,可实现双通道同步采集数据,满足两路高速信号之间的特性差异对比需求;采样频率范围为500Hz~300MHz,适用于大部分形成的信号,具有较好的工业应用价值。系统主要由高速A/D、高速存储、智能控制和总线接口四个部分组成,其结构图如图1所示。

1 高速A/D转换器

本系统中,高速A/D转换器选用SONY公司的CXD1175A,60mW低功耗CMOS器件,采样位数8位;最高要样速率35MHz;外部时钟;单端信号输入;+5V电源供电;片内带有采样/保持器;8位并行数据输出;24引脚SOP封装。周边电路原理如图2所示。

参考电压的稳定程度对A/D转换而言是非常重要的,它决定着转换的准确性。CXD1175A有高、低参考电压输入端,参考电压由两电压差值决定。本设计令低端接模拟地,从而与输入信号(单端)保持一致;而高端电压采用MAXIM公司的MAX1615,输出高稳定度3.3V箝位电压。

高频信号的幅值一般比较小,为取得良好的信号分析性能,需对信号进行放大。MAX4119是四电流反馈型运算放大器,可以保证性能一致的前掉下,为两通道提供两级放大功能。

2 高速存储

高速存储是本设计中的一个关键环节。由于PC机总线速度和多时钟工作原理的限制,通过接口总线直接采集数据的速率是非常受限制的。通过采集系统中使用的高速静态RAM,分段存储经A/D转换得到的数据,可解决高速实时信号与接口总线之间的速度矛盾。根据需求本系统采用CYPRESS公司的CY7C128A-15。

CY7C128A-15是高速、低功耗2KB×8静态RAM,读写周期为15ns,具有8根数据输入/输出线、片选以及读写控制线。数据线同时与A/D输出口和主机接口相连,通过改变读写控制位的状态,达到数据分段处理的目地。工作原理如图3所示。

本系统中,各通道数据采集长度为2K,当采样点数达到预期的数量时,利用地址信号A11改变RAM的写有效位状态,同时向主机申请中断,主机发出信号改变需要读入通道RAM的读有效位,即完成RAM内数据的读入。在总线工作周期,RAM的地址由主机产生;在A/D转换数据写入RAM过程中,RAM的地址由控制逻辑提供。

3 定时与控制逻辑

在本设计中,定时与控制逻辑无差别地同时作用于两通道,其完成的工作包括:

(1)提供电路工作时钟,实现采样频率可调。根据系统要求,总线发送相应分频字,通过可预置计数器,从既定频率源得到提需工作时钟。MC74F269是可预置8位二进制同步计数器,计数频率高达115MHz,采用两片同步工作的方式,可对60MHz晶振输出进行2 8×2 8范围内分频,实现所需工作时钟。工作原理如图4所示。

在通常的数据采集系统中,数据采集的过程是通过对A/D转换器的控制实现的。但对于一个高速采集系统而言,这种方法有局限性。因为高速A/D建立稳定的工作状态需要相当长时间,频繁改变A/D的工作状态会影响采样的速度和精度,使系统满足不了高速采集的要求,并造成信号的失真。

在本设计方案中,分频时钟输出并不直接作用于高速A/D。自通电起,A/D及时时钟电路始终处于工作状态,同步命令通过对静态RAM与A/D之间的缓冲器片选进行控制,即允许或禁止对RAM写入,实现对采样数据的取舍。

(2)提供静态RAM的地址信号、写有效信号以及发出中断请求信号。在A/D转换数据写入RAM过程中,RAM的地址由控制逻辑提供;同时控制逻辑发出RAM写有效信号,令数据顺序写入相应地址;当RAM写满时,令RAM写无铲,并向主机发出中断申请。本设计采用三片MC74AC161作为地址计数器,它是4位二进制同步计数器,利用高位片的A11位输出,控制RAM写入动作及向主机申请中断。

4 接口译码

本系统与主机的数据通讯采用ISA总线接口方式,仅占用一个I/O地址,采样数据通过内存直接映像方式读入,双通道共占用4K直接映像地址。设计中采用GAL器件用于接口译码,利用其可编程特性,简化电路设计,提高系统的灵活性和可靠性。译码电路原理如图5的慰。接口译码部分主要完成以下工作:

(1)反分频精度字写入MC74F269预置端。由主机发出指定I/O地址写命令,译码输出经OC门驱动16位I/O操作,同时使MC74F269预置使能位有效,从而把16位分频精度字写改,得到所需工作时钟。

(2)提供地址计数器清零信号。由I/O读命令的译码输出令地址计数器MC74AC161的清零端有效,事实上,此操作就是新一轮数据采集的开始命令,地址清零后,A/D转换的数据将以约定频率顺序写入存储器。

(3)完成RAM内数据读入主机操作。根据内存直接映像技术,两通道静态RAM分别对应于2K存储器地址。当主机响应中断,发出存储器读MEMR命令时,根据指定地址译码,令相应通道的RAM读有效,并选通数据缓冲器,将指定地址的RAM内数据送到主机数据总线,完成读入。

至此,一次完整的采样过程从主机发出I/O写命令送分频字开始,I/O读命令触发地址计数器清零,顺序送出RAM写入地址。当RAM写满时,地址位A11输出禁止RAM写,并申请中断。主机响应中断,发出MEMR命令,从RAM中读取2K(或4K)数据。

本文设计的双通道同步高速数据采集卡已成功实现。配合信号处理软件系统,在信号的分析上取得了很好的效果,实践证明本文的设计是可行有效的。采用更高性能的A/D转换、计数等元器件,可在此基础上升级为超高速同步采样的多通道采集系统,适用于要求更高的场合。

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/others/200605/2475.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved