TC8831F系列芯片的语音复读机的改进方案

2007-03-09 19:03:27来源: 互联网
摘要:提出了一种对基于TC8831F系列芯片的数字语音复读机进行改进的方案。该方案能够以很低的软硬件代价,将复读机的语音记录时间延长到原来的4倍,或者在不缩短语音记录时间的情况下大大降低复读机的制造成本,非常值得在使用此系列芯片的语音产品中推广应用。 关键词:专用语音芯片 语音复读机 DRAM 存储器容量扩展 TC8831F系列芯片是东芝公司生产的一款低成本高性能的数字语音录放专用集成电路。TC8831F芯片是一块数模混合的大规模集成电路,其结构框图如图1所示。内部集成了构成典型数字语音录放系统所需要的大部分功能电路,包括两级可选用的总增益达46dB的话筒信号放大器,A/D、D/A、ADPCM压缩及解压缩电路(支持的比特率为32/22/16/11kbps可选)?熏输出语音带通滤波器、外接DRAM接口电路?熏MCU控制单元接口电路。使用该芯片,只需外接DRAM、MCU和输出端的音频功放电路等少量电路就可实现一个典型的录放音系统。该芯片具有功能齐全、应用电路结构简单、操作控制方便、功耗低以及使用廉价的DRAM作为语音存储介质等优点,因此成本低廉,被广泛应用于对成本非常敏感的一些海量生产的民用产品中,如语音复读机、电话答录机、留言系统等。 TC8831F芯片的DRAM接口最多可以支持4片4M%26;#215;1bit的DRAM(或者烧录好的ROM)作为语音存储介质。在高质量的32kbps采样速率下,能够记录语音大约512s,熏所以市场上的这类语音复读机的录音时间大部分都是500s上下。为了降低成本,延长语音记录时间,增强产品在市场上的竞争力,应厂家要求,我们对基于TC8831F的复读机的电路作了改进,以极小的硬件代价和很小的控制软件修改量,成功地将TC8831F外接DRAM的接口能力从4片4M%26;#215;1bit 扩展到4片16M%26;#215;1bit(DRAM选用日立公司的HM5116100)。 1 硬件修改工作 TC8831F外接4片4M%26;#215;1bit DRAM时的电路连接如图2所示。4M%26;#215;1bit DRAM的地址总线有22位,分为高位地址即行地址(Row address)和低位地址即列地址(Column address),两者通过分时复用,共用11根引脚A0~A10,每片DRAM的寻址范围为000000H~3FFFFFH,各片DRAM通过不同的CAS信号线来区别(见图3)。在TC8831F内部,4片DRAM联合寻址,因此寻址范围是000000H~FFFFFFH。相邻存储器芯片之间,系统自动切换,无需用户干预。针对不同的系统读写速度要求,DRAM有多种不同的读写模式和存储单元的数据刷新方式。在本系统中,由于所需要的数据速率非常低,所以读写模式是最简单的普通读写模式,也就是读写每一位数据之前发送完整的地址信号,包括行地址和列地址,然后进行读写;而刷新模式采用cas-before-ras方式,并将刷新脉冲穿插到读写时序中间。图3示出了TC8831F的DRAM接口的刷新、写数据和读数据的控制线时序图(数据时序略)。 将TC8831F外接和DRAM从4片4M%26;#215;1bit 扩展到4片16M%26;#215;1bit之后,存储器的寻址空间增加到原来的4倍,因此DRAM的地址将增加两位,也就是说增加了一根地址引脚。4片16M%26;#215;1bit的DRAM除了A11引脚外,其它引脚的连接和图2所示的4片4M%26;#215;1bit的连接完全相同。对于A11引脚,需设计适当的逻辑控制电路以生成所需的时分控制信号,用以模拟该地址线的寻址控制信号。经过分析,采用MAX plus II仿真以及实际电路验证,A11引脚的控制信号可以通过图4所示的简单电路扩展得到。16M%26;#215;1bit的DRAM的地址线有12根,对应着24位的地址ad0~ad23,按照DRAM的地址线分时复用的原则,ad12~ad23是高位地址线(行地址),ad0~ad11是低位地址线(列地址)。但由于TC8831F在读写DRAM单元时使用普通的读写模式(区别于快速读写模式),读写每一位数据之前都发送完整的地址信号,即先输出行地址,然后输出列地址,这样就为用简单的逻辑电路实现存储器寻址范围的扩展提供了可能。 扩展地址线仿真波形如图5所示。XIN、/RAS、/CAS分别是该芯片的时钟源、DRAM行选通信号、DRAM列选通信号,PAGE0、PAGE1是由MCU输出的页面选择信号。在“PAGE1、PAGE0”分别为“00”、“01”、“10”、“11”时,A11引脚的控制信号在/RAS、/CAS的下降沿到来之前有效地建立了复用的地址信号00、01、10、11,这个信号就是访问不同的空间所需要的地址信号。扩展之后,访问DRAM的逻辑地址到DRAM的实际的物理地址的映射关系如图6所示,上面的是逻辑地址,下面的是物理地址。映射之后,DRAM的A0~A10引脚对应着存储单元的逻辑空间低22位地址。因此在引脚A11的信号确定的情况下,就将由引脚A0~A10所能访问的每片DRAM上的各个分散的物理存储空间映射成连续的逻辑空间,每片DRAM对应的这个连续的逻辑空间大小就是4M%26;#215;1bit,相当于扩展前的一片DRAM,4片16M%26;#215;1bit DRAM对应的4片逻辑连续空间的总和与使用四片4M%26;#215;1bit DRAM时提供的空间将是完全一样的。改变A11的控制信号,也就是通过MCU改变PAGE0、PAGE1,将获得4块不同的存储空间,从而完成最终的存储空间的扩展。 图4 扩展地址线电路原理图 经过扩展之后,DRAM的刷新脉冲(Cas-Before-Ras Mode)间隔不变,但是芯片的容量增加到原来的4倍;每一个刷新脉冲刷新一行信息,所以刷新周期延长到原来的两倍。但是延长之后的刷新周期仍然在DRAM的许可范围之内,完全保证了DRAM内数据的安全性。实际上,在使用具有待机模式的TC8832F芯片的系统中,采用这种改进方案,虽然待机情况下刷新周期已经超过了DRAM的芯片手册的规定值,但是经过大量的长时间的样机测试,证明该方案仍然是可靠的。 2 软件修改工作 上面介绍的存储空间扩展方法,除了PAGE0、PAGE1外,无需来自MCU的任何干预,工作情况和以前完全一样。MCU的控制程序所需要做的修改工作就是产生所需要的PAGE0、PAGE1控制信号,并作记录。也就是在录音开始时,输出某PAGE0、PAGE1信号,在语音存储空间用完的情况下,自动地通过PAGE0、PAGE1将存储空间切换到下一个页面,直到录音结束或者所有存储空间耗尽为止。然后记录下该段语音信息的开始地址、结束地址(包括PAGE0、PAGE1)。放音的时候,读出地址信息,然后设定语音存储空间的的起始地址(包括设定PAGE0、PAGE1),就可以放音了。如果语音存储空间跨页面,则在当前页面放音完毕之后自动切换到下一个页面(修改PAGE0、PAGE1),继续放音,否则停止放音。也就是说,只需要在原来的控制程序的基础上增加PAGE0、PAGE1的控制部分和信息存储部分。 3 应 用 利用上述方案对某语音产品实现了成功的改进。改进后的产品在高质量的32kbps的比特率下,语音记录时间延长到35分钟;使用较为满意的16kbps的比特率,录音时间延长到大约70分钟。而这种改进工作所付出的硬件成本非常小,控制软件则是在原来的基础上作了非常小的修改。 还可以看到,如果不需要延长语音记录时间,使用这种方法可以将外接的存储器减少到一片16M%26;#215;1bit,这样就可以减少芯片数量,降低功耗,缩小PCB面积和线路板体积,对海量生产的复读机等语音产品带来非常明显的经济效果,值得推广使用。
编辑: 引用地址:http://www.eeworld.com.cn/designarticles/memory/200703/9322.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved