应用32通道256级灰度高压驱动芯片HV632

2006-06-27 15:43:39来源: 现代电子技术

  HV632是Supertex公司2003年推出的一种80 V,32通道显示器驱动芯片,具有256级灰度控制能力,是为平板显示器设计的。采用该公司的HVCMOS技术,5V CMOS输入,内含全集成低压CMOS逻辑,支持较高显示分辨率的脉宽调制灰度转换。HV632还有一条8位数据总线,适用于快速移动的显示图像和每个显示象素有256级灰度的分辨[1]。另外他还有10 MHz的频移和计数时钟频率,20 MHz的数据传送速率以及输出极性控制等特点。

  1 HV632的引脚功能

  HV632的引脚排列如图1所示,其采用三边64引脚封装,管脚功能如下:

  1~3脚(N/C):一般为空,不连接;

  4~19脚(HVoutl7~HVout32):高压输出;

  20~21脚(GND):低压数字地信号;

  22脚(HVGND):高压地信号;

  23脚(Vpp):高压电源信号,取值为12~80 V之间;

  24脚(CSI):片选输入信号,该信号使能时,本芯片接收数据输入;

  25脚(CSO):片选输出信号,一般该信号与CSI同对出现,作用是选通下一块芯片,在这两个引脚的作用下, HV632芯片不只能单片使用,还可以多片相连接使用;

  26脚(BLANK):输入信号,具有重置计数器和高压输出的功能。当BLANK为高电平时,计数器被重置,32路的高压输出全为低电平;

  27~30脚(Dl~D4):二进制数据总线输入;

  31脚(Count Clock):输入到计数器的计数时钟信号,频率最大不超过10 MHz;

  32脚(POL):输出极性控制信号,在该HV632芯片中,POL为高电平或者为低电平时,高压输出HVout极性相反;

  33脚(Load Count):初始化计数器的一个输入信号;

  34脚(Shift Clock):移位时钟信号,双沿触发,也即在该信号的上升沿和下降沿都读入8位数据总线输入信号,频率最大不超过10 MHz;

  35脚(N/C):一般为空,不连接;

  36~39脚(D5~D8):二进制数据总线输入;

  40脚(VDD):数字电源信号,取值为4.5~5.5 V之间;

  41~42脚(N/C):一般为空,不连接;

  43脚(Vpp):高压电源信号;

  44脚(HVGND):高压地信号;

  45脚(N/C):一般为空,不连接;

  46~61脚(HVoutl~HVoutl6):高压输出;

  62~64脚(N/C):一般为空,不连接;

        ?

  2 HV632的结构原理

  HV632的结构框图如图2所示。根据结构图简述其工作原理:8位二进制总线数据通过D1~D8口输入到Data Latch(数据锁存器)中,在移位时钟(Shift Clock)的上下沿分别进行锁存,每16个Shift Clock脉冲为一组,因此可以锁存32个8位二进制数据,在第一个Shift Clock脉冲的上升(或下降)沿读入的数据锁存到Data Latch1,并与高压输出HVout1相对应,依此类推,最后一个8位二进制数据锁存到Data Latch32中,并与高压输出HVout32相对应。每一个数据锁存器锁存的数据都会在Comparator(比较器)中与8 B Counter(8位计数器)的输出进行比较,当锁存器中的数据与8位计数器的输出相匹配时,高压输出HVout跳变。因为该8位计数器是一个可逆计数器,所以在一个完整的可逆计数周期内,会有两次相匹配的情况,随着D~D8输入的不同,输出的脉冲宽度会随之改变,从而达到脉宽调制的作用。

  2.1 Logic部分

  图2所示的HV632结构框图中含有2个Logic部分,其中一部分指的是连接比较器和异或门的逻辑部分,该部分的电路实际上就是一个带有置位功能边沿的D触发器,置位信号通过BLANK作用,BLANK为高时,高压输出全为低电平。另外,BLANK在计数器中也有作用,因此,在介绍该芯片引脚功能时指出,BLANK信号具有重置计数器和高压输出的功能。Logic的另一部分指的是连接有输入信号CSI和Shiftclk,输出信号CSO的部分。该电路的作用就是实现片选信号的输入与输出,每一个输入信号CSI脉冲的到来,都会产生一个片选输出脉冲,每一个CSI和CSO信号之间都相隔16个Shift Clock脉冲,又因为Shift Clock是双沿触发,从而在一组CSI和CSO信号之间能够读入32个8位二进制数据,实现32通道的输出。该结构的仿真波形如图3所示。

  2.2 高压输出部分

  高压输出部分实现了低压驱动高压,其电路是模拟的,因此,利用Spice语言进行了描述和模拟,最终结果显示,该电路确实实现了低压驱动高压。其结构利用Spice语言描述如下:

  仿真结果见图4。

  ?

?

  输入信号存在这样的逻辑关系A=C=~B,这是由和该结构相连的前一个逻辑结构的输出决定的,3个输入信号的电位最高均不超过5 V。由图可以看出,当A为高电平时,输出Y=0;当A为低电平时,输出Y=Vpp,Vpp为80 V高压,由此实现了低压驱动高压。

  2.3 其他部分

  Data Latch(数据锁存器)采用由二选一选择器组成的边沿D触发器实现数据锁存:在CP的下降沿到来时,输出Q随着输入D的变化而变化;在CP的上升沿到来时,起到锁存作用。该数据锁存器结构简单,便于集成。

  8b Counter(8位计数器)是一种以二选一选择器组成的触发器作为其主体、带有加减控制模块的单时钟结构8位可逆计数器,具有异步置位功能。其置位信号就是BLANK,高电平有效。

  2.4 HV632输出波形

  图5所示即为HV632芯片的输出波形,图中D8~D1即为8 b Counter所输出的8位计数结果,仿真时8位数据总线的输入DS-D1选11111101,在t1时刻,计数器的输出为00000010,正好是8位输入信号的取反,此时,这两组信号相匹配,输出HVOUT22跳变。又由于计数器是可逆计数器,当D8-D1减到00000000后又再由00000000递增,直到加到00000010,即t2时刻时再次匹配,这时HVOUT22又跳变。由图中可以看出,t1到t2这段时间的脉冲宽度是由8位总线输入决定的,随着DS-D1的输入的不同,输出的脉冲宽度会随之进行改变,从而达到脉宽调制的作用。

  

  3 结语

  HV632适用于平板显示器,例如FED(场致发光显示器),支持较高显示分辨率的脉宽调制灰度转换。HV632不仅适用于FED,还适用于聚合体液晶、真空荧光管和电致发光,他还适用于高数据率的显示应用,特别适合需要达到20 MHz以上和高速率和输出电压在12~80 V之间的产品上。使用HV632还可减少总的元件数目,节省空间,同时还可减少损耗、发热量以及费用等。

关键字:计数器  二进制  高压

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/ledanddisplay/200606/4683.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
计数器
二进制
高压

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved