精确综合:下一代FPGA综合平台

2006-06-22 10:46:36来源: 中华电子网

概述
电子系统设计正在发生着重要的转变。可编程逻辑器件使设计者可以开发具有千万门以上、频率超过300MHz以及嵌入式处理器的电路,能够集成完整的系统。这一技术进步通过提供ASIC领域之外的全面的方法,正在引起设计过程的转变。
在迅速变化的可编程逻辑领域,EDA提供商面临的挑战是,如何提供与硅容量和复杂性同步的设计工具和方法。例如,ASIC领域用了15年来合并硅处理和基于可靠的功能性EDA软件的设计方法。这种ASIC技术曾经是工业领域的驱动力和发展方向。可以说ASIC处理造就了电子工业廉价的方案,导致了电子工业的进步和创新。但目前这个过程已经趋于成熟,它更适合于极高端的设计,慢慢地脱离了大众化的市场。
过去的实践已经表明,当电子设计方法不能充分利用硅技术发展的优势时,就会产生新的方法来解决这个问题。正像上世纪九十年代ASIC市场有逻辑综合一样,FPGA将在下一个十年起着相似的作用。成本低、技术含量高的FPGA方案将变成开发者的主要设计方法。
FPGA技术与ASIC技术相比有很多优点,用户控制整个设计和布局过程,设计周期更快,掩模的成本将不复存在。而且没有最小订货量的限制。然而,以前由于性能低、门密度小,以及单元成本较高,使FPGA只能用于小规模的设计。
现在FPGA供应商通过开发包含嵌入式微处理器和存储器,以及硬或软宏单元的可重新配置的、系统级的FPGA,将这一技术发展到更高的水平。这些功能对设计者有很大的好处,比如减少系统开发时间,改进功耗,增加容量,扩大电路板的空间,以及可随时改变设计,增加了灵活性。这些重大技术突破确实增加了对自身设计和验证的挑战,需要新的方法解决这些问题。
要充分利用任何新的硅技术和功能,必须具备必要的软件工具来处理设计者可能面临的任何新问题。Mentor Graphics公司提出了精确综合来解决这一类新的问题,精确综合是支持所有FPGA综合任务的先进软件平台。

图1 高级时序关系

精确综合概念
精确综合的结构在发展过程中有三个主要的特点:直观的用户交互,杰出的结果质量和无与伦比的精度。

直观的用户交互
当用户与EDA产品交互的时候,软件应该是辅助开发、分析和设计调试的工具。这种工具必须驾驭设计过程,但也必须适应每个用户的设计风格。精确综合软件做到了这一点。其概念是设计者应该仅仅看到任务和设计过程中与设计任务相关的数据,其它数据可隐藏,这可以使设计者集中精力在设计任务以及提供直观的综合方法方面。
要做到对用户直观,必须检查设计者交互的所有方面,精确综合包含新的图形用户界面、命令语言、约束语言、修正控制、说明文件、帮助系统、软件安装过程和使用许可。目标是使设计者从软件安装到综合只需15分钟。精确综合经历了广泛的黑箱测试来实现这一点。在软件和设计以及对软件的综合方面,给设计者留有一定的余地。精确综合软件开发者知道他们的要求,然后增加修改或取消某些功能,以便达到直观的综合方案的目标。

杰出的结果质量
精确综合的一个主要特征是“结果就是一切”,设计者不必关心软件工具所付出的努力,他们要求的是能够解决他们目前设计问题的方法,精确综合用独特的方法解决了RTL的综合问题。现在的综合工具以逐行的方式阅读RTL代码,用低集成度的门来构造设计。精确综合检查RTL的意图,然后用大模块来构造设计的结构,这种方法使精确综合能够完全利用新FPGA结构。表1用一组电路说明了精确综合算法能够识别设计的问题,并且引导设计者达到较好的结果。
综合是若干种算法的组合,这些算法消耗内存小、执行快、效果最佳。在设计中精确综合使用了检测设计“结构签名”的技术,当检测到某些签名时,就用预先定义的启发式算法进行设计。运用这种方法,每一个设计用一组独特的算法来综合,然后精确综合能够了解哪种算法对特定的设计具有最佳的结果。因此,当用户对设计作了较小的改变时,精确综合在后续的综合过程中只用那些成功的算法。这是一种具有一致性的和可预测的综合方法学。

表1? 用一组电路说明精确综合算法识别设计

精确的结果
FPGA已经进入了“精确就是一切”的技术范畴。时序及高速设计是新FPGA的目标。这些FPGA正在应用0.13微米及以下的硅技术。随着这种技术的进一步发展,连线负载占电路延迟的50%~70%。另一个问题是新的FPGA能够把庞大的系统集成在一起,这将导致极其复杂和细致的时序和时钟问题。
为了解决新的时序问题并保证设计可靠,精确综合引入了新的时序引擎和限制进入系统。我们研究了现今业界中最难的ASIC设计,以便开发出时序引擎来处理这些设计。为精确综合所开发的时序引擎旨在处理这种极其复杂的时序分析。因为所有ASIC都使用Synopsys Design Constraints (SDC)成功地定义复杂的时序行为,FPGA自然可以使用这种格式。利用强大的时序引擎和语言定义复杂的时序,精确综合目前可以提供任何其它综合工具所无法实现的精度水平。图1所示为高级时序。

精确综合:综合平台
精确综合旨在解决整个综合问题。综合范围正在从RTL扩展到结构和物理领域。好的综合工具不仅在每个级别具有强大的优化算法,而且是一种无缝方法,使设计者在不同的设计阶段平滑过渡。

结语
精确综合是下一代FPGA最主要的综合工具,具有直观的用户界面、杰出的结果质量和无与伦比精度。精确综合能够处理最复杂的FPGA。精确综合是一个与不断变化的可编程逻辑领域保持同步的平台。(曹译)

关键字:EDA  ASIC  FPGA

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/fpgaandcpld/200606/4602.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
EDA
ASIC
FPGA

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved