在设计中重新考虑采用单门器件

2006-05-07 15:49:58来源: 电子产品世界

从系统设计观点看,采用标准逻辑结构做为组成单元仍将是整个系统设计的一个重要部分。微处理器,DSP,ASIC和定制电路,现在占据很多传统上由标准逻辑功能所占有的设计位置。但是,由于采用更先进的技术方案的成本和复杂性所致,设计人员在特定应用中继续采用标准逻辑。

标准逻辑的一个主要应用是把“事情连接在一起”。分立逻辑IC,通常称之为“胶接逻辑”(glue logic)。它们使系统的个别部分与其他部分的通讯更有效。简单的电路功能,如缓冲器,译码器和开关,其设计普及性能在继续增加。需要胶接逻辑的实例包括电路隔离、输入/输出变换、电源变换、单总线线路变换。

单门逻辑器件是较大的多门器件的衍生族。最初,日本首先采用单门逻辑器件解决消费类电子业中的设计问题。因为日本有大量消费类电子设备,所以日本的设计人员创造一种基本结构来支持适当大小的门阵列和专用标准产品(ASSP)的快速设计。

单门器件随着设计人员力图降低板大小而日益流行起来。这种器件能使设计人员恰当地把一个逻辑功能以最小的实际要求放置在系统所需要的地方。事实上,单门器件是足够的小,使设计人员能容易地增加一个逻辑功能来升级原有的设计而不修改主要的系统。单门器件也使设计人员降低功耗、噪声和串扰。

单门器件推动力

导致产生单门器件的推动力是来自当已有设计的门阵列或ASSP需要整合1位缓冲、逻辑或开关到新设计中。往往在板上没有足够的地方来增加另外多门逻辑器件以便保持相同的板大小。设计人员唯一的选择是重新设计整个芯片或在板布局上增加IC以便达到所希望的功能。

另外,公司制造的便携设备受到日益增大的减小板大小的压力。在未使用单门器件前,传统逻辑电路的封装大小取决于电路板如何设计和布局。

产品工艺平台和电路设计密度通常限定封装大小。例如,SSOP或TSSSOP封装中的多门器件分别占有50和80mm2板面积。用一个小的单门器件,设计人员可使电路适用于新系统设计。这推动了芯片制造商生产行业标准多门器件的单门型号,也迫使芯片供应商在尽可能小的空间内给出最佳的单一性能,同时节省尽可能多的功率。

对元件供应商生产和上市单门产品的最终推动力是上市时间的压力。顾名思义,单门功能在超小封装中实现。当初用SOT-23(SC59)5引脚封装提供这些解决方案,以后是用现在的SOT 353(SC88A/SC70)封装。SOT353面积只有4.2mm2,它传统20引脚SOIC所需面积的3%。这种封装小到可被直接安装在线迹的“线中”。

因为设计人员可以把单门器件精确的安装在所需的地方,这样做直接的好处是:较小的地回波效应、需要较小的去耦元件、较短的信号路线。单门设计大大地减小了整个板空间和串扰、提供较干净的系统信号并去掉了从前所需要的信号“净化”元件。工作站和其他非便携产品也可用单门器件减小板空间和降低功耗。

单门器件应用

单门技术有一系列的应用。在每一个实例中,一个3V逻辑电平串行输入必须接口到一个5V板。在该例中,用单门器件1GT50,一个非倒相接口电路示于图1。

1GT50工作在5V,并与3V逻辑电平无缝接品。不需要电阻器或其他另外的元件。此器件几乎是无负载的(小于10pF),能提供高达8mA驱动,具有最小的噪声和地回波以及小的信号延迟(大约4ns,取决于负载)。

在另一个实例中,马达驱动顺的锁相环(PLL)需要一个具有长稳态时间常数的快速起动时间。一个单门模拟开关(1GT66或1G66)能达到目的(图2)。

很多设计人员在多门器件中熟悉这种功能。设计人员利用任一个门确定两个时间常数。快速启动时间是第一个常数,大约15%过冲。第二个时间常数具有最大稳定性和最小波纹。模拟开关需要一个电阻器和两个电容器。当开关接通时,选择时间常数为:t=2π(C1+C2)。较长的时间常数在开关接通几纳秒后是有效的。

在下一个应用中,应用从一个TTL电平源接通一个低功率3.3V器件。在此可采用1G66开关。把Vdd连接到3.3V电源做为高端模拟开关(图3)。

1G66的控制引脚是以过压容限并可由5V逻辑驱动器驱动。此开关只有15Ω电阻,对10mA负载压降为0.15V。此功能可导通本地振荡器、RF级、小的音频输出等。这种价廉开关提供系统5V部分和高端开关之间的接口。不需要外部电阻器或电容器。

下个实例确定如何建造一个小的、低成本晶体谐振振荡器。1GU04非缓冲倒相器,对于任何基本模式晶体可做为一个振荡器。10MΩ电阻器连接在输出和输入间,使倒相器处于A类状态(图4)。晶体制造厂家应该确定电容器值。此振荡器最高频率达25MHz。设计人员可用谐波晶振实现较高的频率。假若需要缓冲,任何一种VHC单门或多门缓冲器或倒相器就足够了。

用一个带可选择反馈电阻的运放提供恒定输入和输出阻抗。这是构成双增益音频入大器(0或+6dB增益)的最好方法。用单门模拟开关选择电阻器并提供1或+6dB增益(图5)。

多年来可编程阵列逻辑(PAL)用于执行多信号的打电报杂逻辑操作。在无线/手机中,PAL消耗相当多的功率。若设计人员需要复杂的“组合”逻辑时,会引发另一个问题,即如何达到周围的状态。

根据所需条件,漏极开路单门器件可提供一个很好的解决方案。漏极开路门允许输出“线或”在一起,这样不仅仅具有“或”功能,而且具有非常低的功率,小的面积,几乎无延迟地进入信号通路(图6)。

下面是一个复杂功能实例:

OUT=(A0×A1)+(A2×A3)+(A4+A5)

用3个漏极开路的单门器件(09,01,03)线“或”输出。对于这种功能,用PAL将消耗过多的功率和板空间。采用多门逻辑将需要4个器件和多个50mm2的面积。而用漏板开路器件则只占13mm2的板面积。图6中,最小功耗由R值确定,其信号传播时延小于7ns。

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/fpgaandcpld/200605/2584.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved