可编程定时/计数器提高输出频率准确度方法

2006-05-07 15:49:58来源: 互联网

将单片机内置或专用可编程定时/计数器作脉冲发生器,一般输入脉冲由晶振产生经过整形或分频后形成,有很高的频率准确度和稳定度。设输入脉冲频率为fin,期望输出脉冲频率为f,应置入脉冲发生器的计数值N=fin/f。当f为fin的约数,则N为整数,f与fin的准确度相同;当f不为fin的约数,则N也不为整数,N=n+δ,其中n为N的整数部分,δ为N的纯小数部分。由于计数值只能为整数,实际计数值Np只能取N的近似数n或n+1,竞争输出脉冲频率fp=fin/Np。因Np的近似,fp与f间必然存在误差,且此误差分量较之因fin准确度和稳定度有限引起的误差分量可能大得多。f的准确度主要受Np的近似影响。本文在不计由fin准确度和稳定度影响的条件下,分析由Np引起f误差的特点,探讨消除或减小因Np引起f误差的方法,从而提高f的准确度。

1 单时钟源时,因Np近似影响输出频率准确度分析

当脉冲发生器输入脉冲为fin时,若最大计数值为nmax,则Np取值可能为1,2,…,nmax,有nmax种可能,相应fp被离散为fin,fin/2,…,fin/nmax,也有nmax种取值的可能。令fin/(nmax+1)=0,这些离散频率将0~fin频段分成nmax个子频段,对于任一f∈(0,fin),总对应一n,使f∈(fin/n+1),fin/n)。Np取n或n+1,近似N,实际上是用fin/n或fin/(n+1)来近似f。当f为fin的约数时,Np=N,fp=f,绝对误差Δf=fp-f=0,相对误差r=Δf/f=0;当f不为fin的约数时,Δf≠0,r≠0。Δf和r的值与Np的取值方案有关,有以下三种情况:

①Np=n时,fp=fin/n>f, Δf>0,r>0Δf随f的增大而减小。F趋近于fin/(n+1)时,Δf和r趋于极大值;Δf趋近于fin/n-fin/(n+1)=fin/[n(n+1)]时,r趋近于1/n。采用此方案时,f越接近于fin/(n+1),f的准确性越差,如图1口Δf(f)曲线。

②Np=n+1时,fp=fin/(n+1)Δf|随f的增大而增大。F趋近于fin/n时,|Δf|和|r|趋于极大值;Δf趋近于fin/(n+1)-fin/n=-fin/[n(n+1)])时,r趋近于-1/n。采用此方案时,f越接近于fin/n,f的准确性越差,如图2中-Δf(f)曲线。

③以|Δf|为最小原则,f∈[fin/(n+1),fin/(n+1)+fin/2n(n+1)]时,Np=n+1,fp=fin/(n+1),则Δf<0,r<0;f∈[fin/(n+1)+fin/2n(n+1),fin/n]时,Np=n,fp=fin/n,则Δf>0,r>0;当f=fin/(n+1)+fin/[2n(n+1)]时,|Δf|和|r|达到极大值。Δf=±fin/2[n(n+1)],r=±1/(2n+1)。采用此方案时,f越接近fin/(n+1)+fin/[2n(n+1)],f的准确性越差(见图2)。

综合以上三种方案的误差情况,因Np近似引起的输出频率误差有以下特点:

①三种方案的Δf(f)曲线都是由一组分辩率为-1的平行线段组成,子频段越宽,斜线段越长。说明各子频率的最大绝对误差值max(|Δf|)及max(|r|)与子频段宽度成正比,而子频段的宽度与n成反比。

②方案③各子频段的max(|Δf|)和max(|r|)为前面方案一半,说明方案③较前两方案更合理。以后讨论Np取值时都按方案③。

③评价发生器的准确度,是用给定频段最大相对误差的大小。最大相对误差大小取值越小,则发生器的准确度越高。在子频段[fin/(n+1),fin/n]中,其极大值为1/(2n+1)。由此可以看出,fin一定时,f越大,n越小;子频段的|r|极大值越大,准确度越低。对于给定输出频段的准确度,可以用该频段频率上限对应的子频段|r|的极大值来评价。换言之,提高了输出高频段的准确度,也就提高了整修输出频段的准确度。

表1是设fin=10 7Hz,f在不同数量级Hz频段,由N近似影响f准确度的指标。

表1 

频段 10 2 10 3 10 4 10 5
max(|γ|) 5×10 -6 5×10 -5 5×10 -4 5×10 -3
max(|Δf|)/Hz 5×10 -4 5×10 -2 5 446

从表1可以看出,f每增加1个数量级,max(|r|)增加1个数量级,max(|Δf|)增加2个数量级。

2 提高输出频率准确度的方法

在给定可编程定时/计时器条件下,针对Np引起输出频率误差的特点,可以采取不同方法消除或减小输出频率误差,从而提高输出频率的准确度。

(2)脉冲发生器仅需有限个确定频点输出时的情况

脉冲发生器仅需有限个确定频点输出时,以下两种方法可以消除因计数值近似引起的输出频率误差。

①单时钟公倍数法。若取fin为这些频点的公倍数,则其中每个频点f对尖的N都为整数,从而消除了因计数值近似引起的输出频率误差。采用此法须注意,一是fin不得超出脉冲发生器的允许输出频率上限;二是确定已知频点的有效位数时,要考虑到晶振的准确度和稳定度。

②多时钟源公倍数法。采用单时钟公倍数法确定的fin超出脉冲发生器输入频率上限时,可以采用二时钟源或多时钟源公倍数法。二时钟源公倍数法的具体做法是,将各输出频点分成两级,分别求出各组对应的公倍数fin1及fin2,若此fin1或fin2有一个大于脉冲发生器输入频率上限时,则重新分且,直到两组的公倍数fin1及fin2都达到输入频率上限要求。电路上设置相应的两振荡电压及二选一开关,根据输出频率而将对应的fin1或fin2切换到脉冲发生器的输入端。若分成两组后,无论怎样调整分组都不能使fin1及fin2同时满足输入频率上限要求,则可采用多时钟源公倍数法。考虑到增加时钟源数后,给软硬件带来的复杂性,在满足输入频率上限要求的前提下,时钟源数应尽量少。

(2)已知输出频率上限,不能确定具体期望输出频率时的情况

已知输出频率上限,不能确定具期望输出频率时,尽量提高fin或增加时钟源数,缩小近似子频段宽度,减小子频段内可能出现的max(|r|)及max(|Δf|)。

①提高时钟源fin法。若要求输出频率上限为fmax,则对应Nmin=fin/fmax=nmin+δ。输出频段可能出现的max(|r|)=1/(2nmin+1)若能使fin增大,则nmin增大,max(|r|)相应减小,从而提高了输出频率的准确度。

②多时钟源等分子频段法。提高时钟源fin,受脉冲发生器允许输入上限频率的制约,若还要提高输出频率准确度,可以增加时钟源数,将[fin/(nmin+1),fin/nmin]子频段作M等分,则可钭max(|r|)缩小M倍。

设有M个时钟源,其频率分别为fin,fin1,…,finM-1,可通过M选一开关,接入其一到脉冲发生器的输入端,经过nmin分频后,正好将[fin/(nmin+1),fin/nmin]M等分,即

fin1/nmin=fin/nmin-fin/[M·nmin(nmin+1)]

fin2/nmin=fin/nmin-2fin/[M·nmin(nmin+1)]

.

.

.

fin/nmin=fin/nmin-jfin/[M·nmin(nmin+1)]

.

.

.

finM-1/nmin=fin/nmin-(M-1)/[M·nmin(nmin+1)]

也即只要:finj=fin[1-j/[M(nmin+1)](j=1,2,…,M-1),就可以将子频段[fin/(nmin+1),fin/nmin]等分为M个子敬意。用量小|Δf|原则通过切换进相应的时钟源,f可以用fin/(nmin+1),finM-1/nmin,…,fin1/nmin,fin/nmin来近似。各子区间max(|r|M)=(|r|)/M。一般地,当n>nmin时,M-1个增加的时钟finj(j=1,2,…,M-1),经n分频后不一定能将[fin/(n+1),fin/n]作M部分,但能使此子频段分割,且各子区间宽度都小于fin/[M·nmin(nmin+1)],各子区间内的max(|r|)小于max(|r|m)。

3 实验结果

我们对多时钟源等分子频段法进行了实验,可编程定时/计数器采用Intel 8254-2,取fin=10MHz,fmax=10kHz,M=5,则nmin=1000,用频率计将各振荡器输出频率标定为:fin=10MHz,fin1=9 998 002.0Hz,fin2=9 996 004.0Hz,fin3=9 994 006.0Hz,fin4=9 992 008.0Hz。再将Intel 8254-2置入不同计数值,分别用各时钟源输入时,测出Intel 8254-2输出频率,结果如表2所列。

表2 

         输入
     输出
计数值
fin=1000000 fin1=9998002.0 fin2=99960 4.0 fin3=9994006.0 fin4=9992008.0
1000 10000.0 9998.0 9996.0 9994.0 9992.0
1001 9990.0 9988.0 9986.0 9984.0 9982.0
1002 9980.1 9978.0 9976.1 9974.1 9972.1
1003 9970.1 9968.1 9966.1 9964.1 9962.1

从表2可以看出,在单一时钟源时,计数器两相邻实际输出频率之差最大值为10.0Hz,输出频率准确度为±5.0 Hz,而在5时钟源时,计数器两相邻实际输出频率之差最大值为2.0Hz,输出频率准确度为±1.0Hz,输出频率准确度得到提高,为单时钟源时的5倍。

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/fpgaandcpld/200605/2580.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved