高速模数转换器AD9057的原理与应用

2006-05-07 15:49:30来源: 国外电子元器件

模数转换器是现代数字化仪器仪表中的核心器件。在种类繁多的模数转换器中,美国ADI(Analog Device International)公司设计生产的模数转换器一直备受推崇,而AD9057更是其的佼佼者。它以高速度、低功耗、小尺寸、价廉易用等诸多优点在医学影象设备、医学信息设备中得到广泛的应用。

1 概述

1.1 AD9057的性能特点

AD9057的主要特点如下:

●内含8位低功耗模数转换器;

●具有120MHz模拟信号带宽;

●片内带有2.5V基准电压源和跟踪/保持电路;

●1V峰-峰值(Vp-p)模拟电压输入;

●采用单一+5V电源供电;

●适用+5V或+3V供电的数字逻辑系统;

●具有休眠模式,在休眠模式时的低耗低于10mW;

●具有40MHz、60MHz、80MHz三个采样速率等级可选;

●采用20脚贴片式塑料封装(20-SSOP)形式,工作温度范围为-40~+85℃。

1.2 引脚配置与引脚功能简介

AD9057的引脚配置如图1所示,表1所列为其各引脚功能说明。

表1 AD9057的引脚功能

片脚号 片脚号 功     能
1 PWRDN 休眠模式选择,逻辑“1”使AD9057进入休眠模式(数字输出处于高阻态)
2 VREFOUT 内部参考电压输出(典型值+2.5V),需用0.1μF的电容对地旁路
3 VREFIN 参考电压输入(典型值+2.5V)
4,9,16 GND 逻辑或数字地
5,8 VD +5V模拟电源
6 BIAS OUT 交流耦合时偏置电压输出脚(片内通过1k电阻接至VREFIN)
7 AIN 模拟信号输入
10 ENCODE 采样时钟输入(上升沿有效)
11~14,17~20 D7~D4,D3~D0 采样数据输出
15 VDD 数字电源,通常可用3V~5V

2 AD9057的使用

2.1 模拟信号的输入

AD9057的模拟信号输入为单极输入,输入端内阻约150kΩ。模拟信号是首先在输入端缓冲,然后提供给跟踪/保持电路(Trace/Hold circuit),该电路能够在整个数据转换期间保持输入信号的稳定。在AD9057的输入端必须提供一个约+2.5V(±10%误差、6μA负载能力)在直流偏置电压,这个电压可以由其它电路提供,也可以直接由AD9057的BIASOUT脚提供。AD9057的模拟信号输入耦合方式通常有交流耦合和直流耦合两种形式,图2所示为其两种形式的耦合电路。

2.2 参考电压

AD9057具有一个稳定的高精度的内建+2.5V基准电压,具有300μA的负载能力,由VREFOUT脚输出,可直接输入到VREFIN。必须注意,参考电压的输出端需要一个0.1μF的瓷片电容去耦。使用内建基准电压时,模拟信号的峰-峰值、中心值以及电压范围等参数如下:

峰-峰值:VRANGE(p-p)=1V;

中心值:VMIDSCALE=2.5V;

电压上限:VTOP=3.0V;

电压下限:Vbottom=2.0V。

在一些基准电压要求较高的应用中,可以在VREFIN脚输入一外接基准电压,而VREFOUT脚悬空。使用外接基准电压时,模拟信号的峰-峰值、中心值、电压范围如下:

峰-峰值:VRANGE(p-p)=VREFIN/2.5;

中心值:VMIDSCALE=VREFIN;

电压上限:VTOP=VREFIN+VRANGE/2;

电压下限:Vbottom=VREFIN-VRANGE/2。

2.3 数字逻辑接口

AD9057的数字逻辑接口的通用性使之可以很方便地用于由+5V或+3V供电的数字系统。对于输入信号(主要是采用时钟ENCODE和掉电控制PWRDN),逻辑“1”的电平只需大于+2V,逻辑“0”的电平只需小+0.8V即可;对于输出信号,当数字电源VD为+5V时,输出逻辑“1”的电平将大于+4.95V;当数字电源VD电压为+3V,输出逻辑“1”的电平将大于+2.95,而两种情况下的逻辑“0”的电平均小于+0.05V。

2.4 时序和功耗

AD9057的采样频率依据芯片的采样速率等级可为5~80MSPS,采样时钟的占空比一般为50%,占空比的变化将影响AD9057的工作性能;AD9057的全速工作时的功耗约190~280mW,在休眠模式时的功耗约6~10mW。

3 在医学影色设备中的应用

AD9057模数转换器以其速度高、功耗低、尺寸小、价格低廉、使用方便等优点以及卓越的高速采样和宽带模拟信号输入性能使得它可成为医学影色设备系统中视频信号模数转换的理想选择器件。图3是应用AD9057高速数转换器在医学影象设备系统中来完成视频RGB信号数字化的原理框图,图4为其实际电路原理图。

4 应用说明

虽然AD9057在使用上非常简单,对外部条件的要求并不苛刻,调试起来也不复杂。但是,在具体设计应用线路时,尤其是印刷线路板的布局布线上,它也同其它高速模数转换器一样,要注意遵循一定的规则,如果违背这些原则,则可能造成信号噪声增大甚至根本没有数字数据输出。根据高速数转换器的应用经验,使用时应注意以下几点:

(1)电源的选择:最好使用低噪声的线性电源,如三端稳压器78L12、78L05等线,线性电源应尽可能地靠近高速模数转换器,一般不要用开关电源作为高速模数转换器的电源;

(2)电源的去耦:模拟电源、数字电源、基准电源和输入公共端等应采用0.1μF的电容和2.2μF的双极性电容并联来对各自的地进行旁路去耦。去耦电容应尽量靠近高速模数转换器,最好采用表面贴装元件以使引线最短,在布局上应和高速模数转换器在同一层面,以减少寄存器的电感和电容。所选择的电容应当具有良好的高频去耦牧 场生 ,通常最好选用瓷片电容;

(3)地的处理:模拟地和数字地实际上分隔开将有助于消除电容性耦合和干扰,应当使用具有完整而独立的地平面和电源平面的多层电路板,以保证信号的完整性。如果模拟地与数字地已充分隔离,那么可将所有的接地引脚置于同一平面。采用独立的接地平面时,应考虑高速模数转换器模拟地和数字地的物理位置。两个地平面之间的阻抗应尽可能的小,两者之间的交流和直流电压差应低于0.3V,以避免器件的损坏和死锁。模拟地和数字地应单点连结,可以用低阻值表贴电阻(1~5Ω、铁氧体磁珠连结或直接短路,避免充满噪声的数据地电流对模拟地的干扰;

(4)采样时钟的处理:采样时钟输入应作为模拟输入信号来处理,并远离任何模拟输入和数字信号,在时钟末端靠近高速模数转换器的地方应使用高速CMOS缓冲器(如74AHCT04)来改进时钟的性能,从而减少过冲和振铃,时钟的不稳定将不可降低高速模数转换的性能;

    (5)数字接口的处理:数字接口电路应使用数字输出数据锁存器(如74HCT574)等并使之尽量靠近高速模数转换器,以减少高速模数转换器的电容性负载,过大的电容性负载可能会增加高速模数转换器内部噪声;

(6)高速数字信号线应尽量远离模拟信号线;

(7)模拟信号输入脚两边应布模拟地线,以使之与数字信号和时钟隔离开来;

(8)所有信号线应尽可能短,且应避免90°拐角。

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/fpgaandcpld/200605/1257.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved