高速12位模数转换器AD7892及其在图像采集中的应用

2006-05-07 15:49:29来源: 国外电子元器件

其中,AD7892-1输入信号范围为±10V或者±5V(可设置),AD7892-2输入信号范围为0~+2.5V,这两种的采样转换速率均为500kSPS,AD7892-3的输入信号范围为±2.5V,采样转换速率为600kSPS,AD7892-1和AD7892-3的输入信号过压保护电压分别为±17V和±7V。

    AD7892模数转换器具有如下特点:

    ●单电源工作(+5V);

    ●内含采样保持放大器;

    ●具有高速串、并行接口。

    AD7892的内部框图如图1所示,它内含模拟信号换算电路、采样保持电路、A/D转换的基准电源(+2.5V)、时钟电路、12位逐次逼近式ADC电路和控制电路,转换的结果可以并行输出,也可以串行输出,非常容易和微处理器或DSP(数字信号处理器)接口。AD7892共有两种封装,一种是24脚双列直插式DIP封装,另一种为贴面式SOIC封装,AD7892的引脚排列如图2所示。各引脚的功能说明如表1所列。

表1 AD7892的管脚名称及功能说明

名 称 管 脚 类 型 功能说明
VDD 1 电源 电源:±5V±5%
STANDBY 2 I 低电平时为睡眠状态(功耗5mW),高电平时正常工作,一般应用时接高电平
VIN2 3 I 模拟输入2,对AD7892-2和AD7892-3,应悬空或接AGND。对AD7892-1来说,此脚决定输入信号(VIN1)的范围,当VIN2接AGND时,VIN1的范围为±10V,接VIN1时,输入信号范围为±5V
VIN1 4 I 模拟信号输入脚1,其输入范围同上。
REFOUT/REFIN 5 I/O 内部ADC基准,2.5V输出,也可通过该脚输入一个A/D转换的外部基准(2.5V),如果用内部基准,此脚悬空,对外作为基准时应对AGNDruv 0.1μF的瓷片电容
AGND 6   模拟地
MODE 7 I 低电平时为串行输出,高电平时为并行输出
DB11~DB0 8~13
15~20
O/I A/D转换的12位并行输出,可与TTL电平兼容,为三态输出,DB0为低位,DB11为高位,当串行工作时,15脚(SDATA)为串行数据输出脚,16位的前四位为0,后12位为A/D的结果。
16脚(SCLK)为串行输出的时钟输入端
17脚(RFS)为测试脚,正常工作时应接低电平
DGND 14   数字地,与外电路的数字地相连
RD 21 I 和CS配合读,使数据输出
CS 22 I 片选,低有效
EOC 23 O 转换结束信号,转换结束时,此脚输出100ns的低电平脉冲
CONVST 24 I 启动转换输入端,当此脚由低变高时,使采样保持器保持开始转换,应加一个大于25ns的负脉冲来启动转换

2 工作时序和转换后的二进制代码

    下面以-40℃~+85℃的工业品(即A、B类)为例进行介绍,-55℃~+125℃(即C类)的某些参数略有区别。

2.1 并行输出时序

    当MODE脚接高电平时,AD7892为并行输出方式,其时序如图3所示。CONVST信号T1应大于35ns,在上升沿,采样保护器进入保持状态,并开始A/D转换,转换时间TCONV为1.47μs(AD7892-3)或1.6μs(AD7892-1,AD7892-2),转换结束后EOC脚输出T2≥60ns的负脉冲以进行中断或数据锁存,并在EOC下降沿开始下次采样,也就是转换一结束就开始下次采样,采样时间TACQ要大于等于200ns(AD7892-3)或400ns(AD7892-1,AD7892-2),当转换结束后(EOC的下降沿),只要CS和RD有效,经过t6=40ns的时间,即可在DB0~DB11上获得转换后的12位数据,CS和一般片选相同,可一直有效,外加RD的时间t5亦应大于35ns。下次采样和本次的输出可同时进行,所以最小的一次采样转换输出时间对于AD7892-3来说为1.47+0.2=1.67μs(600kSPS),而对于AD7892-1和AD7892-2来说为1.6+0.4=2μs (即500kSPS),图3 中t9≥200ns,t7≈5ns,t3、t4、t8可为零(此时t9=tACQ)。

2.2 串行输出时序

    当MODE脚为低时,为串行方式,时序如图4所示。采用这种方式可和工业标准的微处理器、控制器和DSP等相连。其转换启动信号CONVST、结束信号EOC、片选CS和图3相同,数据的读出应在EOC的下降沿到下次采样前,即CONVST上升沿前的200ns(AD7892-3)或400ns(AD7892-1,-2)之间进行。EOC的下降沿可产生中断或产生RFS信号,在读出期间RFS应保持低电平,否则数据线为三态,SCLK一般由接收数据者提供,进行同步输出输入的最高频率是20MHz(高、低电平最小时间为25ns),每一个SCLK的上升沿延时一段时间后(最小5ns,最大25ns),在数据线上输出一位,共输出16位数据,前四位是0,后12位是转换后的有效数据,高位在前,DB0是最后一位,16位数据输出后由RFS或第17个SCLK的上升沿(哪个在前,哪个起作用)使输出变为高阻态,读出数据最小需要16个脉冲,假设SCLK的最高频率为20MHz,则读出时间最小要800ns,在加上采样和转换时间,对于AD7892-3来说最高速度为400kSPS,对于AD7892-1和-2来说最高速度为357kSPS。

2.3 转换后的二进制代码

    由于三种类型的模拟输入范围不同,因而其转换输出的二进码也不同,表2所列为AD7892-1和AD7892-3的输入输出代码、表3所列为AD7892-2的代码。

表2 AD7892-1,AD7892-3理想的输入输出表

输  入 输出(12位)
+FSR/2+1/2LSB 100…000→100…001
-FSR/2+3/2LSB 100…001→100…101
AGND-1/2LSB 111…111→000…000
AGND+1/2LSB 000…000→000…001
+FSR/2-5/2LSB 011…101→011…110
+FSR/2-3/2LSB 011…110→011…111

表3 AD7892-2理想的输入输出表

输 入 输出(12位)
AGND+1/2LSB(0.000305V) 000…000→000…001
AGND+3/2LSB(0.000916V) 000…001→000…010
+FSR-5/2LSB(2.498474V) 111…101→111…110
+FSR-3/2LSB(2.499084V) 111…110→110…111

    对于AD7892-1和AD7892-3,FSR为满度范围,如输入为±10V,则FSR=20V,输入为±5V,FSR=10V,输入为±2.5V,FSR=5V.模拟信号从-FSR/2→GND→+FSR/2变化,输出则从100…000→111…111→000…000→011…111变化。而对于AD7892-2,在输入从0→+2.5V变化时,输出则从全0→全1。

3 AD7892在CCD图像采集中的应用

    图5所示为AD7892用于CCD图像采集系统的电路图。目的是把CCD读出的模拟信号(单极性)转换为12位数字信号,以便微机能够进行处理,该电路采用的是AD7892AN-1的并行输出模式,其速度设计为400kSPS。

    在此应用中,将IN2接到IN1,其输入范围为±5V,CCD产生的输出信号经调理电路进行处理为100…000~111…111,即从2048→4095,在D11反相后,锁存器锁存的数据为000…000→011…111,即从0→2047。在微机发出CONVSI信号启动转换的同时,把上次转换的结果的低八位取走,然后取走高四位。

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/fpgaandcpld/200605/1223.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved