具有12位/10位分辨率的四组串行输入DACs芯片AD7398/AD7399

2006-05-07 15:49:29来源: 国外电子元器件

1 概述

AD7398/AD7399是一种具有12位/10位分辨率的四线组串行输入DACs芯片。它采用电压输出方式,可用单一电源(3V或5V)或双电源(±5V)供电。其内部采用完整的CBCMOS工艺制作。这种集成化的设计给用户提供了低成本、易使用的单/双电源供电的DACs解决方案。AD7398/AD7399可由外部参考电压VREF来决定满刻度输出电压。VREF的有效范围值为Vss~VDD,因而可在较宽的范围内选择满刻度输出电压。其内部的双缓冲串行数据接口提供了高速、三线、SPI和与微控制器兼容的输入功能,因而可通过串行数据输入引脚(SDI)、时钟输入引脚(CLK)和片选引脚(CS)共同控制输入数据。另外,AD7398/AD7399还设有一个外部异步复位引脚(RS),利用该引脚可在系统启动时将所有寄存器清零,并可利用其可编程控制的电压关闭模式来减少功耗。AD7398/AD7399以其优良的设计可广泛应用于自动输出电压数据接口、便携式通信、数字控制定标和PC外部设备等领域中。

图1为AD7398/AD7399的引脚排列图。表1给出了AD7398/AD7399的引脚功能说明。

表1 AD7398/AD7399的引脚功能说明

引脚号 名  称 功        能
1 VOUTB DACs B端电压输入端
2 VOUTA DACs A端电压输入端
3 VSS 负电源输入,范围为0V~-5.5V
4 VREFA DACs A端参考电压输入终端。用于建立DACs A端满幅值输出电压,该引脚可与VDD或Vss引脚相连
5 VREFB DACs B端参考电压输入终端。用于建立DACs B端满幅值输出电压,该引脚可与VDD或Vss引脚相连
6 GND 接地端
7 LDAC 装载DACs寄存器选通信号,低电平激活。用于将所输入寄存器中的数据移至DACs寄存器。
8 RS 输入复位和DACs寄存器清零。移位寄存器保持不变
9 CS 片选。低电平激活,高电平时移位寄存器能装载工作。当CS变为高电平时,可将串行寄存器数据移至输入寄存器,而不影响的LDAC操作
10 CLK 施密特触发器时钟输入。在时钟脉冲正边沿时数据置入移位寄存器
11 SDI 串行数据输入。输入数据直接装入移位寄存器
12 VREFD DACs D端参考电压输入终端。用来建立DACs D端满幅值输出电压,该引脚可与VDD或Vss引脚相连
13 VREFC DACs C端参考电压输入终端。可来建立DACs C端满幅值输出电压,该引脚可与VDD或Vss引脚相连
14 VDD 正电源输入,范围在3V~5V±10%
15 VOUTD DACs D端电压输入
16 VOUTC DACs C端电压输入

2 工作原理

图2所示是AD7398/AD7399的内部结构功能框图。AD7398/AD7399内含4个独立的、具有12位/10位分辨率的电压输出型数/模转换器。每个DACs都具有独立的多重参考输入电压。通过外部的RS引脚可将所的寄存器清零或使系统复位。不使用该功能时,应将引脚置为逻辑高电平。此外,利用LDAC选通信号可使4个通道同时更新数据,从而使硬件输出电压同步变化。

    AD7398/AD7399内部采用三线SPI-兼容的串行数据接口。串行数据在时钟脉冲上升沿置入串行输入寄存器,并以16位和14位的数据字格式保存。首先置入MSB位,数据通过SDI引脚置入。只有当CS片选引脚为低电平时,才能置入数据。由于大部分微控制器的输出串行数据是8位字节,这刚好使2个数据字节可同时写入AD7398/AD7399。在数据字节写入时,CS应保持逻辑低电平,从而保证串行寄存器的更新。当数据置入移位寄存器后,在CS正边沿按A0和A1位寻址可将新数据移入DACs的目标寄存器中。图3为AD7398/AD7399逻辑接口数字控制引脚的工作模式原理图。

AD7398/AD7399内部的R-2R阶梯式结构保证在电压转换模式中的输出电压与输入参考电压同极性。非次序性DACs的输出电压由外部VREF和数字数据(D)决定:

VOUT=VREFD/4906(AD7398)

VOUT=VREFD/1024(AD7399)

式中:D为12位或10位十进制数据字,VREF为外部参考电压。

为了保证良好的模拟特性,旁路电压应采用0.01μF的陶瓷电容和1μF~10μF的钽电容相并联。此外,还须用低波纹电压供电。VDD/Vss应由系统模拟电源供电,外部参考电压的VIN也由应由相同的电源供电。否则当参考电压超出VDD/Vss时可能发生锁存现象。如果VDD/Vss和VREF由不同的电源供电,则应确保VDD/VSS在VREF之前供电,并在VREF之后断电。

AD7398/AD7399内部有2个MSBs的串行输入寄存器SA和SD,可用来编程控制各种电源关闭模式。当SA置为逻辑1时,所有DACs将进入关闭模式;当SA=0且SD=1时,按照A0和A1位寻址的DACs将进入关闭模式。利用AD7398/AD7399的电源关闭功能可大大减少功耗。

AD7398/AD7399与微机的接口可通过一组串行总线来实现,该总线按标准协议与DSP处理和微控制器兼容。传输通道需三线接品,即一个时钟信号、一个数据信号和一个同步信号。在时钟脉冲的上升沿,AD7398/AD7399的16位/14位数据字有效。当所有数据置入后,DACs可自动完成更新。图4给出了AD7398/AD7399与80C51/80L51微控制器之间的串行接口电路图。微控制器的TXD引脚用来驱动AD7398/AD7399的时钟脉冲,而RXD引脚则用于驱动DACs串行数据线。P3.3是一个可编程引脚,用于在串行位中驱动CS。当数据关入DACs后,P3.3置为逻辑低电平,RXD中的数据在TXD下降沿变为有效位。因此,当DACs中的数据在串行时钟脉冲上升沿被输入移位寄存器之后,时钟脉冲必须翻转。由于80C51/80L51此时已输出了2个字节/16位数据,所以在16位数据置入DACs期间,P3.3应保持逻辑低电平。AD7398/AD7399的LDAC引脚可由80C51/80L51串行输出位或另一个可编程引脚P3.4来控制。

3 应用举例

在许多应用中,都需要检验电压是否在预置界限内。利用阶梯式窗口比较器能够很好地解决这个问题。由于有些情况下需要非重叠式窗口,而有些时候需要重叠式窗口。因此,文中的图5和图6分别给出了非重叠式窗口比较器和重叠式窗口比较器的电路结构图。

4 结束语

本文介绍了具有12位/10位分辨率的四线组串行输入数/模转换器AD7398/AD7399的主要特性、工作原理及其应用方法。由于AD7398/AD7399的内部4个DACs可同时运行。因此,AD7398/AD7399可广泛应用于通信及数据接口等领域中。

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/fpgaandcpld/200605/1199.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved