FPGA芯片APA150及其应用

2007-03-09 19:03:27来源: 互联网
摘要:APA150是Actel公司推出的第二代基于Flash的可编程FPGA器件系列ProASIC Plus中的一种,非常适合替代ASIC用于航空、消费电子、工业控制、网络和通信市场。文章介绍了APA150的主要特点、内部结构、主要性能参数,给出了APA150在通信系统设计中的应用实例。 关键词:APA150 FPGA ASIC Flash 1 概述 APA150是Actel公司推出的第二代基于Flash(闪存)的可编程FPGA(Field Programable Gate Array,现场可编程门阵列)器件ProASIC Plus系列中的一种。该系列器件兼具ASIC(专用集成电路)的性能和FPGA的灵活性于一身,因此,可非常经济地替代A-SIC用于航空、消费电子、工业控制、网络和通信市场。ProASIC Plus系列产品的主要特点如下: ●系统内可重复编程; ●非易失,采用0.22μm标准CMOS工艺,内置Flash单元,具有安全的非易失代码存储功能,上电即可运行,无需额外配置PROM存储器; ●高度保密,使用者可编程设置多位密钥以阻止外界自行读取或更改器件的配置; ●功耗低芯片核心电压为2.5V; ●具有与ASIC类似的精细颗粒架构,支持流行的ASIC工具流程,因而可缩短产品上市时间,便于转换到ASIC。 2 内部结构和工作原理 APA150主要由逻辑单元块、嵌入式RAM块、I/O块和可编程连线等几个部分构成,块与块之间用不同等级的连接线和Flash开关相连。 逻辑单元是ProASIC Plus器件的基本组成单元,用以实现基本的逻辑功能。APA150内部有6144个逻辑单元,每个逻辑单元有三个输入端和一个输出端。通过适当编程配置Flash开关的状态,可将逻辑单元设置成为具有三个输入的、除了异或功能之外的任意逻辑功能块,例如与非门、具有清零或置位端的锁存器或D触发器等。多个逻辑单元互连还可以实现更复杂的逻辑功能。一般的复杂性和随机性设计可在逻辑单元中实现,但为了提高硅片的利用率和器件的性能,一些较为复杂的功能应通过内嵌的随机存储单元来完成。 APA150内嵌16个共36kbits的RAM块(256%26;#215;9),这些RAM块可以非常方便地实现一些规模不太大的FIFO、双端口RAM等功能。每个RAM块均包含如下3个部分: (1)数据区; (2)总线,包括9位输入数据总线(第9位是奇偶极性位)、读和写各8位地址总线和输出数据总线; (3)读/写控制,读和写可以独立编程配置为同步或异步工作方式,以适应电路设计的灵活性和时序安排。 另外可以根据设计要求级联或堆叠多个RAM块,以得到更大的宽度或深度。因为这些片内存储器的读、写比片外RAM快得多。 I/O块主要用于提供管脚到内部信号线的接口并负责输入输出的电气特性控制。通过编程配置I/O块可使I/O管脚具有输入、输出、双向缓冲或三态驱动等功能,其内部结构如图1所示。将控制上拉电阻接到每个I/O管脚可以防止器件在非正常工作时管脚出现悬浮;通过控制输出信号的电压摆率可满足低噪声或高转换速度的要求。如将VDDP接到电源,那么,当VDDP为2.5V时,输入电压或输出高电平为2.5V;而当VDDP为3.3V时,输入电压可为2.5V/3.3V,输出电平则与2.5V或3.3V系统兼容。 APA150器件内部遍布一系列四个级别水平和垂直的连接线:其中超高速本地线用于连接相邻逻辑单元;有效长线则可实现远距离和高扇出连接,其长度可以跨越1、2或4个逻辑单元;另外,高速甚长线常用于甚长或甚高扇出连接,它可以跨越整个器件;高性能全局线常用以连接全局管脚到内部的逻辑单元,如分配作时钟、复位的管脚等。 诸多连接线与逻辑单元或其它块的连接状态由上电即可在系统内编程的Flash开关来决定,其结构如图2所示。 其中,浮动栅的作用是通过充电或放电来设定连接两个金属线路之间的开关状态。由于可编程器件或开关器件未发生任何物理变化,因此通过材料分析探测不到任何结果。发生变化的只有浮动栅的电子数,因此,基于Flash的APA150 比采用其它工艺(如反熔丝)的FPGA更难以反求和复制。 3 管脚功能和主要参数 3.1 管脚功能 APA150的封装形式有100脚TQFP(薄型四方扁平封装)、208 脚PQFP(塑料方型扁平式封装)、456 脚PBGA(塑料球栅阵列封装)以及144、256脚FBGA(微间距球栅阵列)封装等形式。使用时可根据所设计的系统选择适当的封装。下面以100 脚的TQFP为例介绍其管脚功能,具体如表1所列。 表1 APA150的管脚功能 管 脚 名 管 脚 号 管 脚 描 述 VDD 17,37,68,89 接2.5V,作为芯片电源 VDDP 26,39,40,76,87,100 接2.5V或3.3V,作为I/O驱动电压 I/O 2~8,18~24,27~36,41~46, 57~59,69~74,77~85,90~99 可用作输入、输出、三态或双向缓冲,作输入、输出时兼容TTL和CMOS电平,不用的输入管脚应接上位电阻 GL 11,16,60,65 全局管脚,可作为低时滞时钟或其它全局信号输入,也可以作为普通I/O使用 NPECL 13,63 除了标准I/O口,APA150芯片还提供低电压正射极耦合逻辑(LVPECL)标准的差分I/O接品,NPECL、PPECL分别为负、正极性输入,二者比较的结果将送给内部锁相环。不用时空接 PPECL 15,61 TMS 49 测试模式选择,用于控制边界扫描电路 TCK 47 测试时钟,同时是边界扫描的时钟输入(最大为10MHz) TDI 48 测试数据输入,作为边界扫描的串行输入 TDO 54 测试数据输出,作为边界扫描的串行输出 TRST 55 测试复位输入,作为边界扫描的异步复位端,低电平有效 RCK 56 运行时钟,编程时用来取代不可靠的TCK VPP 52 编程器电源,范围是0~16.5V,也可以空接,Actel推荐空接或连接至VDDP VPN 53 编程器电源,范围是0~-13.8V,也可以空接,Actel推荐空接或接地 AVDD 14,62 内部锁相环电源脚,接2.5V电压,它与地之间应有一个合适的去耦电容以减小噪声;不用内部锁相环时该管脚空接 AGND 12,64 内部锁相环地端 GLMA 10,66 多元全局管脚,可用此管脚作为内部锁相环需要外部环回时的输入,另外也可以作为普通I/O使用 GND 1,9,25,38,40,51,67,75,86,88 接地 3.2 主要参数 ProASIC Plus系列共有七种产品,其密度从75000到1百万系统门。其中APA150的主要特点如下: ●具有150000个系统门,逻辑单元为6144个; ●内嵌36kB的双端口SRAM的2个锁相环PLL内核; ●最大支持242个用户I/O I/O电压有3.3V和2.5V两种可供选择; ●支持3.3V、32bits、50MHz的PCI总线,系统时钟最高频率为32MHz; ●工作温度:民用温度范围为0~70℃,工业级温度范围为-40~85℃。 4 应用实例 图3是笔者以APA150为核心器件设计的CAN总线复接系统。CAN(Controller Area Network,控制器局域网)是一种多主方式的串行通讯总线,在工业系统中具有广泛的应用。但是它的直接通信距离和通信速率是一对矛盾。本系统借助FPGA /VHDL技术,把15路125kbps的CAN信号复接成2.048Mbps的E1信号,从而利用现有的时分复用通信线路或光纤实现了高速、远距离传输。 PCA82C250是CAN总线的物理接口芯片。16-bit电平转换芯片74LCX16245用于实现15路、5V CAN信号与APA150器件的3.3V输入/输出间的相互转换。APA150则用于完成2MHz的E1信号与15路CAN信号间的分接和复接。而MC100LVELT22与MC100LVELT23则用于实现APA150的低压TTL信号与3.3V低压PECL信号间的转换。光电转换器件采用C-13-155-T3-SSC3B,这是一个3.3V、155MHz、单模光纤收发一体模块。本系统采用基于EDA技术的自顶向下(TOP-DOWN)的设计方法。本设计所采用的工具是Actel公司的集成设计环境Libero V2.2,它支持VHDL、Verilog 语言的顶层设计,同时支持原理图、状态机及流程图等输入,而且还集成了业界领先的设计工具,如仿真和设计验证软件ModelSim、综合软件Synplify、布放软件Designer R1-2002等。 本系统的核心器件采用基于Flash的APA150。与SRAM工艺的FPGA相比,APA150具有如下优点: (1)成本低,APA150的价格低于8美元,而且由于APA150具有非易失性,因此不需要用于存储编程数据的PROM,从而节约了成本; (2)安全性高,一经编程锁定就难以反求,而SRAM FPGA易于复制,安全性不足; (3)功耗低,其功耗仅是基于SRAM的FPGA产品的1/3到1/2。 与ASIC相比,本系统的研制周期较短,设计成本亦较低,而且具有可重复编程性,因而大大提高了设计的灵活性。
编辑: 引用地址:http://www.eeworld.com.cn/designarticles/eda/200703/10929.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved