利用优化的DSP加快无线基础设施的设计

2007-09-20 15:04:37来源: 电子系统设计
基站定制的数字信号处理器以及为针对无线通信设施(CI)设计的其它类型系统定制的数字信号处理器通常是市场中速度最快且功能最强大的处理器。但是如果CI系统开发工程师只考虑raw兆赫,那么他可能会遗漏针对CI优化的DSP的一些最关键的特征,这些特征会降低总系统成本、简化软硬件设计、使设计未来几年都不过时,并提高其它重要的性能测量标准。最终,对于设备制造商及其用户以及服务提供商而言,通过通用DSP选择针对CI应用优化的DSP会产生相当大的回报。

多样化要求灵活性

在实践层面上,CI市场的多样化和流动性特点要求设备制造商在其基本架构中进行高灵活度的设计。例如,全球基站制造商必须提供能够支持GSM、CDMA、UMTS、EDGE、中国的TD-SCDMA等各种空中接口的系统。此外,现在正在引进范围更广的形状因子。一个尺寸的基站不再是万能的。即将上市的最新配置为所谓的“femto”基站,这个基站很小,足以充当家用无线基站。除了femto基站之外,pico、macro和super-macro等形状因子在如今也很流行。能够划算地缩放至任何形状因子的基站架构一定会使设备制造商获得回报。对于可扩展性而言,针对CI优化的DSP比通用DSP更具优势,这是因为CI DSP通常包括RapidIO等高可扩展性高速串行接口。这种可扩展性的一个例子如图1所示。

板级架构问题还随着制造商的不同以及CI系统类型的不同有着很大不同。事实上,特定基站中的单个电路板可以充当截然不同的角色。一些板可能专门用于接收信号,而另一些板则用来发射信号。同一个系统中的另一个板可能执行系统级操作管理和网络控制。由于这种广泛的功能范围,因此系统内部电路板拓扑可能相差很大。环形结构、网状架构、交换结构、星形和其它拓扑在业内都很普遍。

覆盖在所有这些可变因素之上的是新特性、新功能和新业务的持续不断的发展以及产业标准的不断发展。没有一定程度的适应性,新的基站设计可能在引进之后很快就过时。与比较适合通用信号处理的普通DSP不同的是,专门针对基站和其它CI系统优化的DSP将具有确保其适应不同的空中接口、形状因子、盒级架构和板级架构以及正在进行的开发的能力。

DSP适者生存

通过优化其适应性,DSP在如今的CI市场中重获新生。例如,可编程CI DSP具有支持数种空中接口的能力。由此,工程师可以侧重于学习一个或者一系列的复杂DSP,而不是对每个空中接口采用不同的DSP,从而简化了设计制造商的新产品开发过程。此外,在几个基站平台中兼容的DSP技术可以简化制造商的技术支持和现场服务工作。

此外,DSP上的输入/输出资源对形状因子、可扩展性及其能够有效支持的架构范围还有着较深的影响。与许多通常配备以太网和PCI Express等通用外围接口的现成的DSP不同的是,针对CI优化的DSP附带串行RapidIO这样的高速串行接口,这种接口可以用作直接的DSP到DSP互连或芯片到芯片互连,也可以用作背板总线。由于其固有的灵活性和高吞吐率,开放式标准RapidIO总线正日益成为下一代基站和其它CI系统中的关键能力。RapidIO互连由两个或四个串行线路差分对组成,每个差分对的数据速率为3.125Gbps,而总潜在吞吐率超过12Gbps。由于配置RapidIO串行线路的灵活性,平台的基本能力可以轻松地通过增加多个DSP来向上扩展,各种架构也可以通过重排串行芯片到芯片互连来进行配置(如图2所示)。

除了包含RapidIO这样的高速外围接口之外,用于CI应用的DSP还包含选择的加速器和协处理器,这些通常是你在现成的DSP中无法找到的。这些协处理器释放了DSP内核以执行其它功能。一般的DSP没有这些无线加速器,因此将性能级别较低,并且耗费更多的处理周期并需要更多的代码来执行其功能。

像OBSAI/CPRI这样的其它类型的高速接口通常无法在现成的DSP中找到,但是这些接口将在CI应用中变得越来越重要,这是因为它们提高了板上DSP的适应性,同时增强了系统吞吐能力。这些接口主要用于将天线接口数据连接至DSP以进行基带处理。

不断攀升的性能挑战

越来越多的新无线用户要求设施系统不断提高语音和数据流量的性能级别。多年的DSP技术进步已使系统设计工程师可以仅仅通过给基站电路板增加更多DSP来提高性能。遗憾的是,这种策略有其局限性。电路板上的物理空间限制了板上可以放置的DSP数,同一个电路板上有过多DSP可能引发由功耗导致的散热问题。基站紧凑的机架中的高温会迅速降低电子器件的可靠性。

与其它多核DSP处理器不同的是,CI应用专用的多核DSP加入了节能机制,可以最大限度地降低散热。这就允许相同的空间具有更高的吞吐性能,并且可以降低系统过热的风险。此外,专为CI系统设计的一些DSP还附带功率和性能监控功能。

DSP芯片本身可以控制系统的工作温度,并且无需牺牲吞吐性能,它可以降低其内核电压以减少功耗和散热。这就使得CI DSP可以在以预定的性能级别工作的同时保持总功率预算在控制范围内。

此外,还有一些CI DSP具有片上协处理器,其中的某些协处理器可以执行非常特殊的无线通信任务。例如,用于语音处理的Viterbi协处理器正在证明它们非常有用,面向数据的协处理器可以加快数据流量。通过从主DSP内核卸载这些任务,协处理器能够提高器件的数据吞吐率,同时为更多的重要功能保留内核DSP资源。此外,专用协处理器还执行像某些空中接口的接收加速这样的功能。其中一种这样的接收加速器接受W-CDMA天线信号,并对数据执行大量相关处理,然后将其转发给DSP。

随着专用协处理器功能集成到CI DSP中,需要分立器件执行这些任务的要求已经减少了。例如,在许多基站设计中,ASIC或FPGA一般在DSP旁边部署,以处理辅助任务。在某些情况下,针对CI优化的DSP可以执行这些任务,因此降低了芯片数和总系统成本。将这种趋势进一步延伸,针对CI应用的一些DSP已进行优化以执行网络控制工作,从而不再需要一般专用于这些功能的通用微处理器或者RISC处理器。

快速的软件方式

专门针对CI应用的DSP的软件环境和架构对系统的吞吐性能、总开发成本和上市时间也有着极大的影响。新的或者增强的指令一般被集成到CI DSP中,以获得特定于无线通信的某些重复功能。例如,新的指令集架构(ISA)可以通过加快其符号率、芯片速率和矩阵算术处理来提高基站中的DSP性能。先进的ISA还可以通过实现密度更高的电路板来降低系统的每通道成本。有效的ISA可以降低系统软件代码的大小,从而减少专用于外部存储器的板空间,或者为关键任务数据释放存储容量(如图3所示)。通用DSP的确可以通过编程来执行通信功能,但是如果没有特定于CI的ISA,与具有CI ISA的经过优化的DSP相比,在一般DSP上运行的相同功能将需要3~4倍的指令、更多的代码空间和更长的编程时间。

除了针对CI应用的ISA之外,一些供应商还提供专门针对DSP优化的CI功能例程库。通过一个命令,这些例程可以执行以前需要单独执行的多个功能,同时又减少了代码大小并且提高了性能。

一代CI DSP与下一代CI DSP之间的软件连贯性也对开发周期和新CI系统的上市时间有极大影响。为了维持合理的开发成本,一个DSP的多数软件必须进行迁移并在下一代器件中重复使用。

针对CI进行优化

由于CI市场的各种错综特征、复杂性和特别要求,大多数通用DSP都不再是无线基站等应用中针对CI优化的DSP。在要求较高的设施系统中部署现成的DSP将需要制造商额外的设计工作,从而导致系统上市时间的延长。但是同样重要的是,它们还可以通过适当的加速器、高速内部内存、通信协处理器、复杂的CI特定软件和许多其它功能提供一组完整的外围接口和内存接口,从而精简系统开发过程并加快高吞吐能力系统的交付。

关键字:接口  基站  信号  接收

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/dsp/200709/15806.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
接口
基站
信号
接收

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved