基于FPGA的DDS调频信号的研究与实现

2006-11-29 14:38:23来源: 微计算机信息

1 引言
  直接数字频率合成器(DDS)技术,具有频率切换速度快,很容易提高频率分辨率、对硬件要求低、可编程全数字化便于单片集成、有利于降低成本、提高可靠性并便于生产等优点。目前各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能和多功能的DDS芯片,专用DDS芯片采用了特定工艺,内部数字信号抖动很小,输出信号的质量高。然而在某些场合,由于专用的DDS芯片的控制方式是固定的,故在工作方式、频率控制等方面与系统的要求差距很大,这时如果用高性能的FPGA器件设计符合自己需要的DDS电路就是一个很好的解决方法,它的可重配置性结构能方便的实现各种复杂的调制功能,具有很好的实用性和灵活性。

2DDS调频信号发生器框图设计

3DDS调制信号发生器FPGA电路设计

图2
  图2给出了DDS调制信号发生器核心单元的FPGA电路设计图。其设计方案采用ALTERA公司的Cyclone系列EP1C6T144C6芯片,加法器为12位,调制信号波形存储器为4096×12BIT,载波信号波形存储器为4096×12BIT,系统时钟为80MHz;设计性能参数:载波频率可达10MHz(为确保波形不失真,一周期至少取8点),调制频率范围0~100K,调频深度0~10。外部电路输入有调制信号频率控制字Kh[11..0],载波信号频率控制字Kc[11..0],频偏控制字Kx[11..0],调制信号系统时钟TZCLK,载波信号系统时钟ZBCLK。Kh[11..0]经累加器A输出累加相位ADDA[11..0]作为调制信号查找表的地址,波形数据Qa[11..0]和Kx[11..0]和Kc[11..0]经过数值变换后输出调频控制字K[11..0]。K[11..0]经累加器B输出累加相位ADDB[11..0]作为调频信号查找表的地址,波形数据Qb[11..0]经外部DAC转换和低通滤波得到调频信号波形。其中,在两个累加器后相连的DFF缓冲器有助于消除毛刺的影响,进一步确保系统的稳定性和可靠性。

4仿真及实验

  取载波系统时标频率1MHz,调制信号系统时标频率100KHz,相位累加器位数8位,两个波形存储器地址位数和数据位数都为8位。用QUERTUS Ⅱ 3.0 仿真,见图3;用matlab 6.5仿真见图4;用AEDK-EDA实验箱下载(其FPAG芯片为EPF10K10TC144-4),D/A转换及单极性输出电路用ispPAC20芯片实现,通过Tektronix TDS3054B示波器观察波形,结果见图5。其中D/A位数为8,测量范围-4-+4V,载波信号峰值1.414V,由图4和图5频率调制解调波形数据可得载波频率为14.2kHz,误差-3.06%;调制频偏为480Hz,误差-1.69%;调制度为M=10.21%,误差2.1%,调制频率为4.82kHz,误差-1.23%。从实验结果可以看出本文提供的设计理论及设计电路的不但正确、可行,并具有良好的性能参数。所有设计、仿真及实验结果的一致,为DDS调频信号发生器FPGA实现提供了优良的设计方案。
 

           图3 DDS调频波仿真图(QUERTUS II)

图4 DDS调频波仿真图(matlab)          图5 DDS调频波实验结果图

5 总结

  用FPGA实现DDS调频信号电路较采用专用DDS芯片更为灵活,只要改变FPGA中ROM内的数据和控制参数,DDS就可以产生任意调制波形,且分辨率高,具有相当大的灵活性。相比之下,DDS的功能完全取决于设计需求,可以复杂也可以简单,而且FPGA芯片还支持在系统现场升级。另外,将DDS设计嵌入到FPGA芯片所构成的系统中,其系统成本并不会增加多少,而购买专用芯片的价格则是前者的很多倍。所以采用FPGA来设计DDS系统具有很高的性价比。

参考文献
[1] 戴 柠.陈一饶. DDS信号源的研制[J]. 仪器仪表学报.1996,17(1):24-28.
[2] Jenq Y C.Digtal spectra of nonuniformly sampled signals:fun damentals and high speed wave form digitizers[J].IEEE Trans IM,1998, 37(2):245-251.
[3] 王秋生.王 祁.孙圣和.直接数字合成调频信号的研究[J].仪器仪表学报.2000,4(21):428-430
[4] Timo Rahkonen. Harri Eksyma..Antti Mantyniemi. Heikki Repo. A DDS Synthesizer with Digital Time Domain Interpolator. Analog Integrated Circuits and Signal Processing. 2001,27:109-116.
[5] Amir M. Sodagar, G. Roientan Lahiji, Ali Azarpeyvand .Reduced-Memory Direct Digital Frequency Synthesizer Using Parabolic Initial Guess. Analog Integrated Circuits and Signal Processing, 2003,34: 89-96.
[6] Abdellatif Bellaouar, Michael S. O'brecht. Low-Power Direct Digital Frequency Synthesis forWireless Communications. IEEE Journal of Solid-State Circuits/the Institute of Electrical and Electronics Engineers.2000.35(3):385-390.
[7] 褚振勇.翁木云.FPGA设计及应用[M].西安:西安电子科技大学出版社,2002.

关键字:编程  CMOS  调制

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/dsp/200611/7233.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
编程
CMOS
调制

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved