基于DSP和CPLD的宽带信号源的设计

2006-06-06 13:46:34来源: E代电子

  1 引言

  信号源是雷达系统的重要组成部分。雷达系统常常要求信号源稳定、可靠、易于实现、具有预失真功能,信号的产生及信号参数的改变简单、灵活。本文采用DSP和CPLD来设计信号源的控制部分,一方面能利用DSP软件控制的灵活性,另一方面又能利用CPLD硬件上的高速、高集成度和可编程性。使用这种方法可以充分利用软件支持来生成和加载任意波形数据,并能方便地实现对信号参数的控制和对波形数据的随意修改,同时又能保证信号产生的高速、灵活可控。

  

  2 系统结构

  采用波形存储直读法,即通过对存储的波形采样数据进行数模变换,直接生成模拟信号的一种方法。图1为信号源的系统结构。本信号源可工作于联机和脱机两种方式。联机工作时,波形数据从微机加载,由DSP控制,通过CPLD内的数据通道写入SRAM,经回读、校验后,从SRAM内高速送入到数/模转换器件产生雷达信号。脱机工作时,波形数据可在系统上电时由EEPROM加载,EEPROM中可存放一组波形数据,也可存储多组数据以方便应用。

  3 硬件实现

  3.1 TMS320F206与EEPROM的接口设计

  在实际系统中,DSP采用TI公司的TMS320F206芯片,EEPROM采用Microchip公司的24LC256 CMOS串行EEPROM(图2)。TMS320F206属于定点、静态CMOS数字信号处理器。它采用先进的哈佛结构,具有片内外设、片内存储器及专用的运算指令集,这些特点使得此器件使用灵活方便。24LC256工作电压为2.5V~5.5V,容量为32K×8bit,为两线串行接口总线,标准与I2CTM兼容。SCL为24LC256的时钟输入管脚,SDA为其串行地址/数据输入/数据输出管脚。24LC256提供读顺序地址内容的操作方式,其内部的地址指针在每次读操作完成之后加1,此地址指针允许在一次读操作期间,连续顺序地读出整个存储器的内容。其时序如图3所示。

               

  

 设计中将TMS320F206的通用I/O端口IO2模拟出SCL的时钟,IO3负责将数据写入和从24LC256读出(TMS320F206与24LC256的接口如图1所示)。脱机工作时,其流程如图4。

  3.2 CPLD设计

  可编程逻辑器件采用XILINX公司的CPLD,型号为XC95288XL-6TQ144C。该器件为144-pin TQFP封装,内部有288个宏单元,最高工作时钟为151MHz。XC95288XL内部逻辑分为三部分:TMS320F206与微机接口的通信、高速地址计数、SRAM片选读写信号的产生。

  3.2.1 TMS320F206经过CPLD与微机接口的通信

  TMS320F206与微机接口的通信采用并行接口协议(EPP),主要完成从微机加载数据到SRAM、将数据从SRAM回读到微机,整个过程对于并行接口来说采用查询方式,对于TMS320F206来说采用中断方式。TMS320F206使用引脚接收由CPLD发出的中断,通过设置TMS320F206片内寄存器IRM与ICR,使TMS320F206响应中断 而不响应 。其时序如图5和6所示。

 


  

  脱机工作状态下,从并口加载数据时,微机将数据发送到并口,并发出低脉冲,CPLD接收STB到后,置BUSY=1,发出中断信号,TMS320F206接收到中断后,控制CPLD锁存数据,并将数据写入SRAM,置BUSY=0;从并口回读数据时,微机设置并口为输入状态,然后发出AUTOFEEDXT低脉冲,CPLD接收到后,置=1,发出中断信号给TMS320F206,TMS320F206控制CPLD从SRAM读取数据并送到并口,置=0。

  3.2.2 高速地址计数器设计

  信号源中SRAM在产生雷达波形时工作在100MHz的高速时钟下,这就要求设计的地址计数器也工作在100MHz的时钟下。在同步计数器中,采用超前进位(prescalar)技术来提高其性能,即将前端的、高速计数器的超前输出作为后面的低速计数器的计数使能。实现时我们利用XILINX公司的EDA软件中提供的高效宏单元CLBMAP优化布线,从而使计数器内部延时最小。图7为计数器输出Q0~Q6的仿真结果。实验表明,上述措施对于提高同步计数器的速度非常有效。

 

  3.2.3 SRAM片选读写信号的产生

  波形存储单元由两片高速、低功耗,容量为128K×18bit的静态双口SRAM构成。该器件支持单次读写、流水线读写、触发式读写等多种方式,既可对同一地址单元的高低字节分别读写,也可同时操作。因此片选读写信号时序十分复杂。

  本设计中SRAM片选读写信号直接由TMS320F206由数据线送入到CPLD,而不必由CPLD内部经过复杂的译码逻辑电路产生,由此可见DSP+CPLD设计的简单。由于高速读出波形数据送入D/A是在高速时钟(100MHz)下进行,因此高速读出时,片选读信号一直有效。而在写入时,由于会有较长时间不对SRAM进行操作,为避免因时钟信号线上的毛刺而写入错误数据,因此在写入SRAM时,片选写信号只在写入的单个时钟周期有效。

            
            

  4 TMS320F206软件设计

  信号源有联机和脱机两种工作方式,PCB板上有一个模式选择开关,TMS320F206通过I/O端口IO1检测工作模式。TMS320F206控制程序首先使TMS320F206初始化,设置各个片内寄存器。然后根据IO1的值决定从EEPROM加载还是从微机加载。程序流程略。

  5 实验结果

  用示波器对信号源所产生结果进行测试,其结果如图8和图9所示,图8为产生的正弦波和锯齿波波形,图9为脱机模式下产生的线性调频信号的基带波形,其时宽为25μs,基带带宽为37.5MHz,经过4倍频后,带宽能达到300MHz。

  实验结果表明,运用DSP+CPLD来设计信号源的控制部分有很大的优越性,系统灵活可调、性能稳定,复杂的控制用软件实现简单,系统的高速特性也得到满足。

  参考文献

  1,李伯成等编.IBM PC微机应用系统设计.西安:西安电子科技大学出版社,1996

关键字:雷达  稳定  失真  控制

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/dsp/200606/4333.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
雷达
稳定
失真
控制

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved