基于FPGA技术的新型高速图像采集

2006-05-07 15:50:03来源: 国外电子元器件


1 视频信号的A/D转化

    本文所研究的图形对象是静态的,要求采集512×512的灰度图像,可采用CCD摄像机进行图像采集。CCD的输出为标准PAL制式,因此需要进行A/D转化。

    本系统采用的PHILIP公司的视频A/D芯片SAA7111具有四路视频输入,抗混滤波、梳状滤波都被集成到芯片内部,带来了极大的方便。场同步信号VREF、行同步信号HREF、奇偶场信号RES1、像素时钟信号LLC2都由管脚直接引出,省去了以往的时钟同步电路的设计,可靠性也有所提高。系统内部锁相环技术的集成使得可靠性和设计复杂度都有极大的降低。
在7111中有控制字可以直接控制行同步有效时间,因此可以省略行延迟电路。

2 逻辑控制部分

    本系统的核心控制部分由一片FPGA芯片实现。由于FPGA芯片具有高速、高可靠性、开发周期短的特点,并且可以根据现场的需要进行编程、可擦写多次,因而具有极大的方便性。随着现代工艺的提高,芯片加工的成本有了极大的降低,可靠性也有保证,芯片的大小和功耗都有极大的降低,特别是3.3V的FPGA是现在厂商主推的产品,并且有继续降低的趋势。现代高技术的发展使得FPGA应用于电子设计中成为可能和必然趋势。

    基于FPGA技术的采样控制器要产生众多的控制信号。当微处理器发出采样指令时,采样控制器在此后到来的第一个帧同步信号到来时启动采样,并将这帧数据存放在SRAM中,采样结束后向微处理器发出采样结束ECO信号。采样控制器主要实现三个逻辑功能:地址发生器;握手逻辑;RAM写时序。

    (1)地址发生器由计数器及一部分D触发器和逻辑门组成。主要具有场延迟功能和地址发生功能。由于所采图像为512×512的正方形(这是由于系统后续处理的需要),7111中的输出信号为720×625的矩形,因此需要对7111信号进行行延迟和场延迟。

    在数字量存入内存时,由于PAL制式的全电视信号为奇、偶场分离,因此可以巧妙利用奇偶信号RES1作为地址线。根据RES1为垂直地址的高位或为地址的最高位可使图像在内存中的样子如同一幅图像或分为上下两个半场分开的图像,如图2所示。

    在存储过程中可采用双通道技术,即采用两片内存同时存储数据,则数据总线由八位升至十六位,可使对RAM写时序的要求降低一半。当然这需要对7111输出的数字信号进行数据锁存,使得两位数据能够根据同一控制信号满足RAM写时序的要求,如图3所示。

    (2)握手逻辑是采样控制器和CPU之间的接口,它是由几个D触发器及逻辑门实现的,如图4所示。

    当CS1(正脉冲)启动采样时,D1保存该信号,在下一个场同步脉冲到来时D2输出高电平(即VER采样使能信号)使行延迟计数器开始计数,同时使D1复位,确保不再采第二场。当延迟计数器计数到预置值时产生触发信号TRI(正脉冲),此时VER为“1”,则D3置位,输出采样使能信号SENB(低有效)和地址选通信号ABSW,使后面的电路处在采样状态,在场同步脉冲下降沿D3翻转,整个采样控制电路处在不采样状态。D2要在下一个场同步脉冲的上升沿才变为无效。当SENB变为无效时(即SENB的上跳沿)触发D4,使Q有效,向CPU发出中断申请INT,CPU可用CS2清除这个中断信号。

    (3)RAM写时序电路可根据芯片对写操作的具体要求来设计。系统采样频率为13.5MHz即74.1ns),采用双通道技术可使写时序降低一半,写频率为13.5/2=6.75MHz即148.2ns)。SAA7111提供了27MHz的晶振频率,则四个时钟周期完成一个写操作,时序的最小时间单位为18.5ns(半个周期)。根据RAM写操作的要求,可以设计各种控制信号(WE、HS、VS、CS、SENB)、时钟信号(CLK)、地址信号和数据信号之间的关系。本系统采用的RAM为IS61C1024,可以满足系统需要。

    采样控制器担负着重要的作用,是整个系统的核心;而同步控制逻辑又是采样控制器的控制核心。同步逻辑起着协调行、场同步信号、地址计数时钟、SRAM写信号、采样数据锁存信号之间的时间关系、保证SRAM写操作时各信号的时序配合。由于采样频率高达13.5MHz,因此在硬件实现过程中需要不断地模拟与仿真,有时要调整整个逻辑电路,计算延迟时间,解决电路中存在的竞争与冒险等等,这些都需要系统的可修改性好,具备可编程的特点。基于FPGA技术的ASIC设计满足了上述要求,发挥了现场可编程的特点,降低了设计成本,缩短了开发时间,因此系统开发十分方便。

3 DSP处理技术

    在此采集系统中,基于DSP的图像处理技术也得到了应用,特别是在图像的模式识别问题上充分发挥了DSP的硬件结构和具有特色的编程指令。图像模式识别的典型算法是卷积运算,也即乘累加,正好发挥DSP软、硬件的特长。传统的处理方法是基于计算机的硬件和软件的,计算机完成一次乘累加运算需要11个机器周期,而DSP完成同样的运算只需1个机器周期。本系统采用DSP芯片实现图像的模式识别,提高了处理速度,解决了图像处理过程中由于图像识别速度慢而影响整个图像的处理流程,解决了实际问题,收到了良好的效果。

编辑: 引用地址:http://www.eeworld.com.cn/designarticles/dsp/200605/2821.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 安防电子 医疗电子 工业控制

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved