datasheet

基于FPGA的数字式光端机的研究与设计

2008-06-02来源: EDNchina 关键字:FPGA  PCM编码  串并转换  光端机  交调  CycloneII  系统复位  香农

  目前在高速公路、交通、电子警察、监控、安防、工业自动化、电力、海关、水利、银行等领域视频图像、音频、数据、以太网、电话等光端机开始普遍大量应用。

  由于数字光端机具有传输信号质量高,没有模拟调频、调相、调幅光端机多路信号同传时交调干扰严重、容易受环境干扰影响、传输质量低劣、长期工作稳定性差的缺点,因此许多大型重点工程已普遍采用数字光端机。

  系统框架与工作原理

  整个系统由核心控制模块FPGA、音频采样编解码模块、视频分离模块、视频放大模块、视频A/D和D/A转换模块、并串/串并转换模块、光纤调制收发模块、电源控制模块和485数据传输模块。图1是该系统的系统框图。

  

  图1 系统结构框图

  系统的工作原理为:光端机系统分为两部分,分别为:发射机和接收机。在发射端,来自监视器或其他视频源的视频信号首先经过发射板上的视频滤波网络去除噪声干扰信号,然后对该视频信号进行视频分离和视频放大。视频分离模块得到视频信号的行、场同步信号以及奇偶场信号、视频钳位等重要的视频信息。接下来,对放大后的视频信号进行A/D转换,得到的数字化的视频信号送入系统主控核心FPGA中。与此同时,如果系统检测到了有音频信号的存在,则对其进行音频滤波、音频数字化采样以及音频PCM编码。经过PCM编码后的音频信号,送入系统主控核心FPGA中。反向数据传输主要是485信号,该信号也送入到FPGA。这样,系统主控核心FPGA对来自不同模块的视频、音频、数据等信号整合,时分复用地将各个信号编码成8位并行信号流送入到并串转换模块。信号流经过并串转换后变成高速的LVDS信号驱动光纤收发模块以波分复用的方式完成了电/光变化和光发射。在光端机的接收端,经过以上的逆过程,完成对原始信号的恢复。

  系统硬件组成

  1 FPGA核心控制器

  系统的核心控制部分是整个系统的心脏,为了满足对高速、多路数据流的实时处理,要求系统核心控制器必须有较高的工作频率和反应能力。其次,对于系统时分复用部分,为了信号的同步化,需要系统核心控制器内嵌RAM和FIFO等功能块。此外,同时作为嵌入式系统,处理器必须有着低功耗的要求。目前,FPGA处理器已经遍及工业控制、消费电子产品、通信系统等各类产品市场。按照低成本、低功耗、小体积、多功能及较为强大的数据处理能力,Altera公司CycloneII系列的EP1C3144是一个非常好的选择。

  2 视频分离模块

  视频信号中除了包含图像信号之外,还包括了行同步信号、行消隐信号、场同步信号、场消隐信号以及槽脉冲信号、前均衡脉冲、后均衡脉冲等,因此,若要对视频信号进行采集,就必须准确地把握各种信号间的逻辑关系。LM1881就是针对视频信号的同步分离而生产的,它为视频信号的处理提供了极大的方便。此处电路设计如图2所示。

  

  图2 视频分离硬件电路

  LM1881可以从0.5~2V的标准负极性NTSC制、PAL制、SECAM制视频信号中提取复合同步场同步、奇偶场识别等信号,这些信号都是图像数字采集所需要的同步信号,有了它们,便可确定采集点在哪一场,哪一行。LM1881也能对非标准的视频信号进行同步分离,通过固定的时间延迟产生默认的输出作为场同步输出。

  3 A/D和D/A转换模块

  此处的A/D转换电路主要用来对视频滤波,放大后的视频信号进行数字化变换。电视图像信号的带宽理论计算值为7.37MHz,实际取5.5275MHz。由香农定理知,ADC的采样频率应该大于2倍的图像最高频率,所以ADC采用ADI公司的AD9280,工作频率为32MHz。该ADC具有良好的差分非线性度、模拟输入超出转换量程提示、内建自流电平回复和可调片内电压基准源等优势。

  此处A/D转换电路设计如图3所示。

  

  图3 A/D转换硬件电路

  接收端A/D转换电路主要完成对数字化后的视频信号的模拟变换,还原出标准的视频信号。此处选用的DAC为ADI公司的高速AD9708。

  AD9708采用+3V或+5V单电源供电,两路电流输出,转换速率高达125MHz,建立时间不大于35ns,转换精度为1/4 LSB。在+5V电源供电的情况下,其功耗为175mW;在+3V电源供电的情况下,其功耗为45mW。

  为了特殊的需要,AD9708还兼容8位、10位和12位并行数据输入。当AD9708被设置成8位数据输入时,只要把管脚1设为最高输入有效数据位(MSB),管脚8设为最低输入有效数据位(LSB)即可。引脚1(DB13):最高输入有效数据位;引脚2~13(DB12~DB1):数据输入端;引脚14(DB0):最低输入有效。

  低压差分信号是由ANSI/TIA/EIA-644-1995定义的用于高速数据传输的物理层接口标准(LVDS)。它具有超高速(速率可达1.4Gb/s)、超低功耗和低电磁辐射等特性,因而是在铜介质上实现千兆位速率通信的优选方案。而总线形低压差分信号LVDS是LVDS技术在多点通信领域的扩展,它要求有更大的驱动电流(10mA)和更好的阻抗匹配设计。

  SN65LV1023和SN65LV1224是TI公司推出的10位总线型低压差分信号的应用芯片组。其中SN65LV1023是可将10位并行CMOS或TTL数据转换为具有内嵌时钟的高速串行差分数据流的串化器;而SN65LV1224则是接收该差分数据流并将它们转换为并行数据的解串器,它同时又可以重建并行时钟。采用该器件组进行数据串化时采用的是内嵌时钟,这样可有效地解决由于时钟与数据的不严格同步而制约高速传输的瓶颈问题。此处的硬件电路设计如图4所示。

  

  图4 并串转化硬件示意图

  系统软件设计

  系统软件主要是对系统控制核心的FPGA的编程。整个程序基于模块化、结构化的软件开发思想编写。所用的开发工具是Altera公司出品的FPGA集成开发环境QuartusII,开发语言采用当今比较流行的大规模集成电路Verilog开发语言。

  系统软件功能实现了A/D控制模块、语音编码控制模块、并串转换控制模块、串并转换控制模块、D/A控制模块、语音解码控制模块和反向数据的收发控制模块。

  1 A/D控制模块

  A/D控制模块以FPGA为主控核心,为AD9280提供采样时钟;同时采集AD9280A/D转换后的数字量。

  FPGA系统时钟频率为32MHz,对于AD9280的采样时钟为16MHz,对系统时钟进行二分频后提供给AD9280。同时,在分频后的输出时钟的上升沿对A/D转换的结果进行读取,读取的结果存入FPGA中进行下一步应用。程序如下所示。

  module AdControl(clk_in,reset,ad_data,clk_out,data_reg);

  input clk_in,reset;

  input [0:7]ad_data;

  output clk_out;

  output [0:7]data_reg;

  reg [0:7]data_reg;

  reg clk_out;

  always@(posedgeclk_in)

  begin

  if(reset)

  clk_out<=0;

  else

  clk_out<=~clk_out;

  end

  always@(posedgeclk_out)

  begin

  data_reg<=ad_data;

  end

  endmodule

  其中,clk_in为FPGA系统输入时钟;clk_out为分频后提供给ADC的采样时钟;reset为复位端,高电平复位;ad_data是A/D转换后得到的数字量;data_reg用来存储A/D转换后的数字量。

  2 语音编码控制模块

  语音编码控制模块主要完成对PCM编码芯片提供数据编码时钟、数据使能控制以及编码后的数据接收。

  此处程序如下所示。

  module PcmControl(clk_in,reset,tdd,tdc,tde,pcm_data);

  ……

  always@(posedgeclk_in)

  begin

  if(reset)

  begintdc<=0; end

  elsebegin

  if(cnt0==7)

  begin

  tdc<=~tdc;

  cnt0<=0;

  end

  else

  cnt0<=cnt0+1;

  end

  end

  begin

  if(cnt1==140)

  begin

  tde<=~tde;

  cnt1<=0;

  end

  else

  cnt1<=cnt1+1;

  end

  begin

  pcm_data<=tdd;

  end

  endmodule

  其中,clk_in是FPGA系统时钟,reset为系统复位信号。信号tdd是PCM编码芯片的输出;信号pcm_data用来存放PCM编码数据;信号tdc是PCM编码时钟信号;信号tde是PCM编码使能时钟。

  系统主控核心FPGA对数字化的视频、语音信号进行时分复用后,将视频语音混合信号送给并串转换器。并串转换模块主要实现对并串转换器的时序控制,使能控制和数据输入控制。此处的部分程序如下所示。

  moduleSnControl (clk_in,fpga_data,sn_clk,sn_data,sncontrol);

  input clk_in;

  input [0:9]fpga_data;

  output [0:9]sn_data;

  output sn_clk,sncontrol;

  reg sn_clk,sncontrol;

  reg [0:9]sn_data;

  always@(posedgeclk_in)

  begin

  sn_clk<=~sn_clk;

  end

  always

  begin

  sncontrol<=1;

  end

  always@(posedgesn_clk)

  begin

  sn_data<=fpga_data;

  end

  endmodule

  其中,clk_in是FPGA系统时钟,信号sn_clk是并串转换器的转换时钟;信号fpga_data是FPGA对视频、语音时分复用编码后的数据;信号sn_data是并串转换器的输入数据;信号sncontrol是并串转换器的编码使能时钟。

  4 D/A控制模块

  D/A控制模块主要用来控制AD9708,对来自串并转换后的数据,FPGA首先进行时分解复用,然后将视频信号部分发送给AD9708,同时配合DAC的转换时钟,该时钟信号是通过并串转换器恢复出来的发射端系统的发射时钟。

  结语

  此套数字式光端机系统,实现了各个监控点和总监控室的信号远程传输。各监控点的摄像头传回视频信号,总监控室通过485数据接口线对各个摄像头进行远程控制。远程两端之间还可以进行话音通信。具有一定的使用价值和工程意义。

关键字:FPGA  PCM编码  串并转换  光端机  交调  CycloneII  系统复位  香农

编辑:孙树宾 引用地址:http://www.eeworld.com.cn/afdz/2008/0602/article_721.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于DSP和USB技术的数据采集与处理系统
下一篇:基于TMS320C6201的G.723.1多通道语音编解码的实现

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

发挥你的无限创造力,首款RISC-V SoC FPGA架构问市

近期在加利福尼亚RISC-V峰会上的演示活动展示了将PolarFire SoC的硬件CPU子系统和可编程逻辑相结合实现的尺寸、功耗和性能优势  在5G、机器学习和物联网(IoT)联合推动的新计算时代,嵌入式开发人员需要Linux操作系统的丰富功能,这些功能必须在更低功率、发热量有严格要求的设计环境中满足确定性系统要求,同时满足关键的安全性和可靠性要求。传统的片上系统(SoC)现场可编程门阵列(FPGA)将可重新配置的硬件和Linux处理能力集成到单个芯片上,可以为开发人员提供理想的自定义设备,但这种方法功耗过高,并且安全性和可靠性都无法保证,否则就必须使用缺乏灵活性且昂贵的处理架构。为了解决这些问题
发表于 2018-12-05
发挥你的无限创造力,首款RISC-V SoC FPGA架构问市

摩尔定律放缓,eFPGA技术迎来了最好的发展时机

自摩尔定律被提出到现在,它已经伴随着半导体产业走过了半个多世纪,这个规律揭示了信息技术进步的神速,它让人们相信,IC制程技术是可以呈现直线式的发展,通过先进的工艺能让IC产品持续地降低成本,同时提升产品性能。但在今年,这样的想法或许被打破,业界对摩尔定律的怀疑声连绵不断,先是格芯宣布放弃7nm FinFET项目,随后英特尔延缓7nm工艺的研究进程等等,这些动作凸显了企业对行业新的看法。未来几年,摩尔定律是否会真的消失?它是否会改变如今的产业格局?这个不好说,但是放缓的节奏是不可否认的,摩尔定律的变化,给半导体产业带来了很多的不确定性,这也给eFPGA带来了发展机遇。(图片来源于Achronix公司)eFPGA迎来了发展良机对于业界
发表于 2018-12-01
摩尔定律放缓,eFPGA技术迎来了最好的发展时机

助力机器学习,Achronix推出第四代Speedcore eFPGA IP

Achronix半导体公司近日宣布:即日起推出其第四代嵌入式FPGA产品Speedcore™Gen4 eFPGA IP,以支持客户将FPGA功能集成到他们的SoC之中。现任Achronix Semiconductor公司市场营销副总裁Steve Mensor先生,在北京向与会媒体记者介绍了这一新品。 Steve MensorAchronix半导体公司市场营销副总裁 Speedcore Gen4将性能提高了60%、功耗降低了50%、芯片面积减少65%,同时保留了原有的Speedcore eFPGA IP的功能,即可将可编程硬件加速功能
发表于 2018-11-30
助力机器学习,Achronix推出第四代Speedcore eFPGA IP

Achronix半导体全面对接Speedcore eFPGA技术

该组项目将使研究机构和公司能够使用Achronix高性能Speedcore eFPGA技术快速构建低成本测试芯片            基于现场可编程门阵列(FPGA)的硬件加速器器件和高性能嵌入式FPGA半导体知识产权(eFPGA IP)领导性企业Achronix半导体公司日前宣布:公司推出两个全新的项目,以支持研究机构、联盟和公司能够全面对接Achronix领先Speedcore eFPGA技术。 eFPGA技术正在迅速地成为基于系统级芯片(SoC)的CPU卸载功能中可编程硬件加速单元的必备硅知识产权(IP),已被广泛用于包括人工智能/机器学习(AI
发表于 2018-11-28

高云牵手山大共建FPGA实验室,为新工科助力

集微网消息,11月6日,广东高云半导体科技股份有限公司宣布与山东大学微电子学院签约共建FPGA先进设计与创新应用联合实验室,并同日举行了签约揭牌仪式。        据悉,高云半导体为实验室提供适用于教师科研、学生实验使用的新一代基于自主知识产权FPGA芯片的设计开发板、FPGA设计工具套装及软件,山东大学微电子学院参与到企业产品应用研制,联合进行符合新工科建设目标的工程项目、创新应用系列教材开发,组织联合竞赛和线上线下资源平台建设工作。联合建设FPGA实验室,旨在共同为推动“中国芯”集成电路产业发展和高层次产业人才培养做贡献。        泰山
发表于 2018-11-07
高云牵手山大共建FPGA实验室,为新工科助力

高云半导体与山大共建FPGA先进设计与创新应用联合实验室

国内领先的现场可编程逻辑器件供应商—广东高云半导体科技股份有限公司宣布与山东大学微电子学院签约共建FPGA先进设计与创新应用联合实验室(Union Lab. of FPGA Advanced Design& Innovation Application,GOWIN-SDU),并同日在全国微电子集成电路与产业人才培养高级研修班结课仪式上举行了签约揭牌仪式。校企联合建设FPGA先进设计与创新应用联合实验室,旨在共同为推动“中国芯”集成电路产业发展和高层次产业人才培养做贡献。高云半导体发挥行业领导者作用,为实验室提供适用于教师科研、学生实验使用的新一代基于自主知识产权FPGA芯片的设计开发板、FPGA设计工具套装及软件,山东大学
发表于 2018-11-06
高云半导体与山大共建FPGA先进设计与创新应用联合实验室

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 视频监控 智能卡 防盗报警 智能管理 处理器 传感器 其他技术 综合资讯 安防论坛

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved
pt type="text/javascript" src="//v3.jiathis.com/code/jia.js?uid=2113614" charset="utf-8">