datasheet

基于FPGA的数字式光端机的研究与设计

2008-06-02来源: EDNchina关键字:FPGA  PCM编码  串并转换  光端机  交调  CycloneII  系统复位  香农

  目前在高速公路、交通、电子警察、监控、安防、工业自动化、电力、海关、水利、银行等领域视频图像、音频、数据、以太网、电话等光端机开始普遍大量应用。

  由于数字光端机具有传输信号质量高,没有模拟调频、调相、调幅光端机多路信号同传时交调干扰严重、容易受环境干扰影响、传输质量低劣、长期工作稳定性差的缺点,因此许多大型重点工程已普遍采用数字光端机。

  系统框架与工作原理

  整个系统由核心控制模块FPGA、音频采样编解码模块、视频分离模块、视频放大模块、视频A/D和D/A转换模块、并串/串并转换模块、光纤调制收发模块、电源控制模块和485数据传输模块。图1是该系统的系统框图。

  

  图1 系统结构框图

  系统的工作原理为:光端机系统分为两部分,分别为:发射机和接收机。在发射端,来自监视器或其他视频源的视频信号首先经过发射板上的视频滤波网络去除噪声干扰信号,然后对该视频信号进行视频分离和视频放大。视频分离模块得到视频信号的行、场同步信号以及奇偶场信号、视频钳位等重要的视频信息。接下来,对放大后的视频信号进行A/D转换,得到的数字化的视频信号送入系统主控核心FPGA中。与此同时,如果系统检测到了有音频信号的存在,则对其进行音频滤波、音频数字化采样以及音频PCM编码。经过PCM编码后的音频信号,送入系统主控核心FPGA中。反向数据传输主要是485信号,该信号也送入到FPGA。这样,系统主控核心FPGA对来自不同模块的视频、音频、数据等信号整合,时分复用地将各个信号编码成8位并行信号流送入到并串转换模块。信号流经过并串转换后变成高速的LVDS信号驱动光纤收发模块以波分复用的方式完成了电/光变化和光发射。在光端机的接收端,经过以上的逆过程,完成对原始信号的恢复。

  系统硬件组成

  1 FPGA核心控制器

  系统的核心控制部分是整个系统的心脏,为了满足对高速、多路数据流的实时处理,要求系统核心控制器必须有较高的工作频率和反应能力。其次,对于系统时分复用部分,为了信号的同步化,需要系统核心控制器内嵌RAM和FIFO等功能块。此外,同时作为嵌入式系统,处理器必须有着低功耗的要求。目前,FPGA处理器已经遍及工业控制、消费电子产品、通信系统等各类产品市场。按照低成本、低功耗、小体积、多功能及较为强大的数据处理能力,Altera公司CycloneII系列的EP1C3144是一个非常好的选择。

  2 视频分离模块

  视频信号中除了包含图像信号之外,还包括了行同步信号、行消隐信号、场同步信号、场消隐信号以及槽脉冲信号、前均衡脉冲、后均衡脉冲等,因此,若要对视频信号进行采集,就必须准确地把握各种信号间的逻辑关系。LM1881就是针对视频信号的同步分离而生产的,它为视频信号的处理提供了极大的方便。此处电路设计如图2所示。

  

  图2 视频分离硬件电路

  LM1881可以从0.5~2V的标准负极性NTSC制、PAL制、SECAM制视频信号中提取复合同步场同步、奇偶场识别等信号,这些信号都是图像数字采集所需要的同步信号,有了它们,便可确定采集点在哪一场,哪一行。LM1881也能对非标准的视频信号进行同步分离,通过固定的时间延迟产生默认的输出作为场同步输出。

  3 A/D和D/A转换模块

  此处的A/D转换电路主要用来对视频滤波,放大后的视频信号进行数字化变换。电视图像信号的带宽理论计算值为7.37MHz,实际取5.5275MHz。由香农定理知,ADC的采样频率应该大于2倍的图像最高频率,所以ADC采用ADI公司的AD9280,工作频率为32MHz。该ADC具有良好的差分非线性度、模拟输入超出转换量程提示、内建自流电平回复和可调片内电压基准源等优势。

  此处A/D转换电路设计如图3所示。

  

  图3 A/D转换硬件电路

  接收端A/D转换电路主要完成对数字化后的视频信号的模拟变换,还原出标准的视频信号。此处选用的DAC为ADI公司的高速AD9708。

  AD9708采用+3V或+5V单电源供电,两路电流输出,转换速率高达125MHz,建立时间不大于35ns,转换精度为1/4 LSB。在+5V电源供电的情况下,其功耗为175mW;在+3V电源供电的情况下,其功耗为45mW。

  为了特殊的需要,AD9708还兼容8位、10位和12位并行数据输入。当AD9708被设置成8位数据输入时,只要把管脚1设为最高输入有效数据位(MSB),管脚8设为最低输入有效数据位(LSB)即可。引脚1(DB13):最高输入有效数据位;引脚2~13(DB12~DB1):数据输入端;引脚14(DB0):最低输入有效。

  低压差分信号是由ANSI/TIA/EIA-644-1995定义的用于高速数据传输的物理层接口标准(LVDS)。它具有超高速(速率可达1.4Gb/s)、超低功耗和低电磁辐射等特性,因而是在铜介质上实现千兆位速率通信的优选方案。而总线形低压差分信号LVDS是LVDS技术在多点通信领域的扩展,它要求有更大的驱动电流(10mA)和更好的阻抗匹配设计。

  SN65LV1023和SN65LV1224是TI公司推出的10位总线型低压差分信号的应用芯片组。其中SN65LV1023是可将10位并行CMOS或TTL数据转换为具有内嵌时钟的高速串行差分数据流的串化器;而SN65LV1224则是接收该差分数据流并将它们转换为并行数据的解串器,它同时又可以重建并行时钟。采用该器件组进行数据串化时采用的是内嵌时钟,这样可有效地解决由于时钟与数据的不严格同步而制约高速传输的瓶颈问题。此处的硬件电路设计如图4所示。

  

  图4 并串转化硬件示意图

  系统软件设计

  系统软件主要是对系统控制核心的FPGA的编程。整个程序基于模块化、结构化的软件开发思想编写。所用的开发工具是Altera公司出品的FPGA集成开发环境QuartusII,开发语言采用当今比较流行的大规模集成电路Verilog开发语言。

  系统软件功能实现了A/D控制模块、语音编码控制模块、并串转换控制模块、串并转换控制模块、D/A控制模块、语音解码控制模块和反向数据的收发控制模块。

  1 A/D控制模块

  A/D控制模块以FPGA为主控核心,为AD9280提供采样时钟;同时采集AD9280A/D转换后的数字量。

  FPGA系统时钟频率为32MHz,对于AD9280的采样时钟为16MHz,对系统时钟进行二分频后提供给AD9280。同时,在分频后的输出时钟的上升沿对A/D转换的结果进行读取,读取的结果存入FPGA中进行下一步应用。程序如下所示。

  module AdControl(clk_in,reset,ad_data,clk_out,data_reg);

  input clk_in,reset;

  input [0:7]ad_data;

  output clk_out;

  output [0:7]data_reg;

  reg [0:7]data_reg;

  reg clk_out;

  always@(posedgeclk_in)

  begin

  if(reset)

  clk_out<=0;

  else

  clk_out<=~clk_out;

  end

  always@(posedgeclk_out)

  begin

  data_reg<=ad_data;

  end

  endmodule

  其中,clk_in为FPGA系统输入时钟;clk_out为分频后提供给ADC的采样时钟;reset为复位端,高电平复位;ad_data是A/D转换后得到的数字量;data_reg用来存储A/D转换后的数字量。

  2 语音编码控制模块

  语音编码控制模块主要完成对PCM编码芯片提供数据编码时钟、数据使能控制以及编码后的数据接收。

  此处程序如下所示。

  module PcmControl(clk_in,reset,tdd,tdc,tde,pcm_data);

  ……

  always@(posedgeclk_in)

  begin

  if(reset)

  begintdc<=0; end

  elsebegin

  if(cnt0==7)

  begin

  tdc<=~tdc;

  cnt0<=0;

  end

  else

  cnt0<=cnt0+1;

  end

  end

  begin

  if(cnt1==140)

  begin

  tde<=~tde;

  cnt1<=0;

  end

  else

  cnt1<=cnt1+1;

  end

  begin

  pcm_data<=tdd;

  end

  endmodule

  其中,clk_in是FPGA系统时钟,reset为系统复位信号。信号tdd是PCM编码芯片的输出;信号pcm_data用来存放PCM编码数据;信号tdc是PCM编码时钟信号;信号tde是PCM编码使能时钟。

  系统主控核心FPGA对数字化的视频、语音信号进行时分复用后,将视频语音混合信号送给并串转换器。并串转换模块主要实现对并串转换器的时序控制,使能控制和数据输入控制。此处的部分程序如下所示。

  moduleSnControl (clk_in,fpga_data,sn_clk,sn_data,sncontrol);

  input clk_in;

  input [0:9]fpga_data;

  output [0:9]sn_data;

  output sn_clk,sncontrol;

  reg sn_clk,sncontrol;

  reg [0:9]sn_data;

  always@(posedgeclk_in)

  begin

  sn_clk<=~sn_clk;

  end

  always

  begin

  sncontrol<=1;

  end

  always@(posedgesn_clk)

  begin

  sn_data<=fpga_data;

  end

  endmodule

  其中,clk_in是FPGA系统时钟,信号sn_clk是并串转换器的转换时钟;信号fpga_data是FPGA对视频、语音时分复用编码后的数据;信号sn_data是并串转换器的输入数据;信号sncontrol是并串转换器的编码使能时钟。

  4 D/A控制模块

  D/A控制模块主要用来控制AD9708,对来自串并转换后的数据,FPGA首先进行时分解复用,然后将视频信号部分发送给AD9708,同时配合DAC的转换时钟,该时钟信号是通过并串转换器恢复出来的发射端系统的发射时钟。

  结语

  此套数字式光端机系统,实现了各个监控点和总监控室的信号远程传输。各监控点的摄像头传回视频信号,总监控室通过485数据接口线对各个摄像头进行远程控制。远程两端之间还可以进行话音通信。具有一定的使用价值和工程意义。

关键字:FPGA  PCM编码  串并转换  光端机  交调  CycloneII  系统复位  香农

编辑:孙树宾 引用地址:http://www.eeworld.com.cn/afdz/2008/0602/article_721.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:语音芯片APR9600及其在电话遥控系统中的应用
下一篇:基于TMS320C6201的G.723.1多通道语音编解码的实现

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

推出5G业务,专注FPGA,Intel将收购Omnitek公司

据外媒techcrunch报道,英特尔今日宣布,将收购Omnitek,这是一家总部位于英格兰的公司,他们开发了专门针对视频和AI应用的FPGA解决方案。 有关这单交易的条款尚未披露,但从笔者看来,价格对英特尔来说并不重要。因为Omnitek自1998年以来几乎没有筹集过任何资金。在这次收购中,英特尔将获得Omnitek在英国贝辛斯托克的全部40名员工以及Omnitek的其余业务,当中包括220多个FPGA IP内核和附带的软件。 被收购以后,Omnitek业务的员工和其他成员将成为英特尔FPGA业务的一部分,该业务位于其可编程解决方案集团内部,该集团在很大程度上是通过英特尔在2015年以167
发表于 2019-04-17
推出5G业务,专注FPGA,Intel将收购Omnitek公司

“RISC-V+FPGA”组合,为国内厂商带来多少新希望?

近两年,RISC-V在国内掀起一片热潮,被视作国产芯“自主可控”的发展契机。2018年还先后成立了中国RISC-V产业联盟、中国开放指令生态系统(RISC-V)联盟。有数据显示,中国有300家以上公司在关注RISC-V或以RISC-V指令集进行开发。值得注意的是,国内FPGA厂商就是其中的力量之一,或许RISC-V对FPGA而言意义非凡。2016年,美高森美公司(Microsemi)率先推出业界首个基于开源处理器架构RISC-V内核的FPGA系列产品,而这也成为引领性的事件。“RISC-V处理器和FPGA生态环境非常匹配,在RISC-V之前,FPGA软核生态主要由各家FPGA厂商进行维护,底层代码不开源,互相之间隔离,导致用户设计
发表于 2019-04-10
“RISC-V+FPGA”组合,为国内厂商带来多少新希望?

虚拟和增强现实技术可支持更广泛领域创新应用

;但摩尔定律改变了这一切。集成电路性能的指数级改进导致了无数新系统和元器件的开发,如现场可编程门阵列(FPGA)、图形处理单元(GPU)和高性能多核处理器等等。这些进步与开源视觉处理算法和无缝云集成的创新相结合,导致了人机界面性能的跨越式发展。现在,VR和AR最终都将实现其技术承诺。 在我们讨论一些VR和AR在消费和商业领域富有想象力和颠覆性的应用之前,需要重申一下这两种技术之间的明确划分。VR被广泛地表征为在模拟环境中发生的交互式计算机生成体验,通常是通过耳机创建完全沉浸式体验,一种完全超出真实物理世界的体验。 而AR则通常是通过使用智能手机或平板电脑上的相机,将图形和数据等数字元素构建成一个实时的真实世界视图
发表于 2019-04-10

AI时代,FPGA成为三大处理器主流芯片之一

说起FPGA(Field-Programmable Gate Array),即现场可编程门阵列, 本是硬件工程师才能玩转的半导体芯片,而今却随着工艺的进步和当今人工智能(AI)时代的发展和数据的爆炸性发展,一举跻身三大处理器主流芯片:FPGA,CPU,GPU。 )之一。由于其在硬件和软件端同时具有的天生的超性能和灵活性特征,当AI遭遇多场景而导致落地难时,越来越多的创新者将目光聚焦在了灵活应变的FPGA及基于FPGA的衍生产品上,FPGA迎来了巨大的发展机遇。赛灵思大中华区销售副总裁唐晓蕾赛灵思技术日活动上发表演讲,希望更多的开发者受益于超高性能且灵活应变的赛灵思人工智能解决方案。为此, 作为世界第一大FPGA厂商,也是FPGA
发表于 2019-04-09
AI时代,FPGA成为三大处理器主流芯片之一

英特尔为何敢说Agilex是首款面向数据中心的FPGA

在英特尔收购Altera的两年后,宣布推出首款全新系列FPGA,命名为Agilex,英特尔表示,这是首款面向数据中心领域的FPGA,正如词根Agil所述,该产品旨在强调英特尔为实现超高敏捷性和灵活性进行的创新。 英特尔可编程解决方案事业部首席产品营销官Patrick Dorsey表示,Agilex并不是Stratix的延续,而是一个全新的平台,该产品是英特尔第一次利用了公司里面所有的资源和能力,集大成所为,在一个平台上面完成整个的解决算法。 “这是我们推出的第一款该类型产品,因此值得有一个新名字!”Dorsey说道。 纵观Altera此前的产品线,Max系列是上世纪90年代推出的,Stratix
发表于 2019-04-04
英特尔为何敢说Agilex是首款面向数据中心的FPGA

动打造以数据为中心的世界,英特尔推出® Agilex™ FPGA

英特尔宣布推出全新产品家族——英特尔® Agilex™ FPGA。全新现场可编程门阵列 (FPGA) 家族将提供量身定制的解决方案,以解决嵌入式、网络和数据中心市场上以数据为中心的独特业务挑战。 英特尔可编程解决方案事业部高级副总裁 Dan McNamara 表示:“快速解决以数据为中心的问题要求采用敏捷、灵活的解决方案,以高效传输、存储和处理数据。英特尔 Agilex FPGA 不仅提供定制的连接性和加速功能,还能面向多种工作负载显著提升性能和降低功耗1,2。” 重要意义:客户需要出色的解决方案帮助整合和处理不断激增的数据流量,从而支持边缘计算、网络、云等新兴的数据驱动型行业从容运行各种变革性应用。无论是通
发表于 2019-04-03
动打造以数据为中心的世界,英特尔推出® Agilex™ FPGA

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 视频监控 智能卡 防盗报警 智能管理 处理器 传感器 其他技术 综合资讯 安防论坛

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved