FPGA与DSP的高速通信接口设计与实现

2008-03-20 14:19:21编辑:ssb 关键字:DSP  FPGA  外部中断  路口  全双工通信  DMA传输  中断方式  算法处理  

  在雷达信号处理、数字图像处理等领域中,信号处理的实时性至关重要。由于FPGA芯片在大数据量的底层算法处理上的优势及DSP芯片在复杂算法处理上的优势,DSP+FPGA的实时信号处理系统的应用越来越广泛。ADI公司的TigerSHARC系列DSP芯片浮点处理性能优越,故基于这类。DSP的DSP+FPGA处理系统正广泛应用于复杂的信号处理领域。同时在这类实时处理系统中,FPGA与DSP芯片之间数据的实时通信至关重要。

  TigerSHARC系列DSP芯片与外部进行数据通信主要有两种方式:总线方式和链路口方式。链路口方式更适合于FPGA与DSP之间的实时通信。随着实时信号处理运算量的日益增加,多DSP并行处理的方式被普遍采用,它们共享总线以互相映射存储空间,如果再与FPGA通过总线连接,势必导致FPGA与DSP的总线竞争。同时采用总线方式与FPGA通信,DSP的地址、数据线引脚很多,占用FPGA的I/O引脚资源太多。而采用链路口通信不但能有效缓解DSP总线上的压力,而且传输速度快,与FPGA之间的连线相对也少得多,故链路口方式更适合于FPGA与DSP之间进行实时数据通信。

  参

  考文献[3]给出TS201与TS101的性能比较,但没有针对两者的链路口进行详细介绍,本文对两者的链路口进行了细致的分析和比较。文献[4]所设计的采集系统中,DSP与FGA的通信仅限于FPGA发、TS101收的工通信;文献[5]给出了FPGA内部没计TS101链路口的框图,但只给出了简单的介绍,无法给设计者以参考。本文采用Altera公司Cyclone系列芯片EP1C12实现了与TS101/TS201两种芯片的链路口的双工通信,并给出了具体的设计实现方法。其中TS101的设计已经成功应用于某信号处理机中。

  1 TS101和TS201的链路口分析与比较

  TS101和TS210都是高性能的浮点处理芯片,目前两者都广泛应用于复杂的信号处理领域。TS201是继TS101之后推出的新型芯片,核时钟最高可达600MHz,其各类性能也相对优于TS101,而且TS201的链路口采用了低压差分信号LVDS技术,功耗更低、抗噪声性能更好。表1列出了两种芯片链路口性能的详细比较,其中TS101核时钟工作在250MHz,TS201核时钟工作在500MHz。

  

  

  限于篇幅,TS101、TS201的链路口结构请参阅参考文献[1][2]。由于TS101收发端共用一个通道,所以只能实现半双工通信。而TS201将收发端做成两个独立通道,可实现全双工通信,理论上数据的传输速率可以提高一倍。虽然TS201的链路口收发通道独立,但实际上二者的收发机制大体相同,都是靠收发缓存和移位寄存器收发数据。然而FPGA内部的链路口设计不必拘泥于此,只要符合链路口通信协议并达成通信即可。

  2 FPGA与DSP的链路口通信

  2.1 链路口通信协议分析

  TS101的链路口共有11根引脚,通过8根数据线(LxDAT[7..0],这里x可以是0、1、2或3,代表TS101或TS201的0号~3号链路口中的一个,以下同)进行数据传输,并采用3根控制线(LxCLKOUT、LxCLKIN、LxDIR)来控制数据传输时钟、通信的握于和数据传输方向。其中LxDIR为通知链路口当前工作状态是接收或发送的输出引脚,可悬空不用。TS201的链路口共24根引脚,接收和发送各12根引脚,通过LVDS形式的数据线(LxDAT_P/N[3..0])和时钟线(LxCLK_P/N)进行数据传输,并采用LxACK和LxBCMP#(‘#’代表信号低有效)来通知接收准备好和数据块传输结束。

  采用FPGA与DSP通过链路口通信的关键是令双方通信的握手信号达成协议,促使数据传输的进行。实际上,如果考虑TS201的LVDS信号形式已经被转换完毕,则TS101和TS201链路口传输的数据形式是一样的,都是时钟双沿触发的DDR数据,并且每次传输的数据个数都是4个长字(即128bit)的整数倍。鉴于以上两种芯片链路口数据的共同点,所以采用FPGA与两类芯片通信时,接收和发送的数据缓存部分的设计应该是很相近的,只是通信握手信号部分的设计应当分别加以考虑。下面分别给予介绍。

  2.2 基于FPGA的TS101链路口设计

  图1给出了FPCA与TS101进行半双工链路口通信的设计(对LxCLKOUT、LxCLKIN均以FPCA的角度来叙述),该接口由接收、控制和发送三部分组成。本设计FPGA时钟为40MHz,TS101核时钟上作在250MHz,链路口时钟设定为DSP核时钟的8分频,FPGA与DSP的实际数据传输率为62.5MBps。

  

  

  (1) 接收部分:由编码和缓存两部分组成。由于链路口的数错是DDR形式的,不方便数据的缓存,本文采用QuartusII Megafunctions中的altddio模块将上升沿数据和下降沿数据分开。注意这个模块的下降沿数据输出会滞后上升沿数据1个时钟周期,输出时应该用链路口时钟信号(LxCLKIN)通过D触发器来将数据对齐。该模块的inclock一定要用链路口时钟信号以保证数据的正确读取,如图2所示。又由于DSP内部数据是32位的长字,所以写入接收缓存前应该用一组D触发器将数据进行32bit对齐,这里注意DSP链路口先传输32位数据中的低8位。

  

  

  (2) 控制部分:由令牌转换模块和控制模块组成,是整个设计的核心部分,完成对各部分的控制和与FPGA内部进行通信(通过CTL一组信号)。TS101的链路口通信握手是靠两根时钟信号验证令牌指令完成,即当发送端驱动原本为高的LxCLKOUT信号为低电平,以此作为令牌请求向接收端发出。如果接收端准备好接收,则接收端驱动LxCLKIN为高;如果令牌发出6个时钟周期后,LxCLKIN信号仍然为高,则肩动数据传输(以上时钟信号都以发送端视角分析)。本设计中,令牌转换模块负责验证令牌和发送令牌。这里要注意,由于用来验证令牌低电平个数的时钟信号(PLL_32ns)是由FPGA时钟信号(CLK)通过锁相环倍频得到,与DSP链路口时钟异步,故验证令牌时,当计数器计到5个低电平时即可认为已达成通信握手,否则可能会丢失数据。达成握手后通知控制模块向接收或发送缓存输出控制信号,其中接收控制信号包括写缓存时钟和写使能。发送控制信号包括读缓存时钟、读使能和DSP中断信号(DSP_IRQ),其中写缓存时钟通过对链路口时钟分频得到,读缓存时钟由锁相环倍频FPGA工作时钟得到。

  (3) 发送部分:与接收部分类似,也南编码和缓存两部分组成,相应的设计基本相同,这里不作过多介绍。由于DSP链路口每次传输数据个数的最小单位是4个32位字,即8个链路时钟周期,所以发送时钟廊该每8个时钟周期一组,以凑够128bit,避免传输错误,其中多余无效的数据DSP可以自行舍去。发送部分采用DSP外部中断方式而不是链路口中断方式通知DSP接收数据。

  TS101的链路口通信协议要求链路口接收端在传输启动一个周期后,将其LxCLKOUT拉低,若可以继续接收,在下一个周期再将其拉高,以此作为连接测试。实际运行中发现,当FPGA接收数据时,可将LxCLKOUT信号一直驱动为高,不必做特殊的连接测试也能正确接收数据。另外,发送链路口数据时,由于发送缓存中已经对应仔好了要发送的8bit数据,故可以使用对FPGA时钟信号(CLK)倍频得到的PLL_16ns信号来读发送缓存,读出的数据即链路口发送数据,再对PLL_16ns信号的下降沿分频得到链路口的发送时钟信号。

  限于篇幅,本文只给出FPCA接收TS101数据的时序图,如图3所示。LxCLKIN、LxDAT[7..0]是DSP的链路口输出时钟和数据,LxCLKOUT是FPGA的回馈准备好信号。仿真中链路口数据采用1F~3E(十六进制)的32个8bit数据,即从2221201F到3E3D3C3B的8个32bit数据;PLL_32ns信号是FPGA内部锁相环产生的与DSP链路口时钟异步的32ns时钟信号,用来校验令牌指令;W_FIFO_EN信号足写缓存使能信号,当令牌验证后使能接收缓存;DSP_DAT信号是DSP通过链路门传输的32bit数据,通过对链路口数据的编码得到;W_BUF_CLK信号由链路口时钟分频处理得到,将上升沿对应的32bit DSP数据写入接收缓存,完成接收过程。

  

  

  2.3 基于FPGA的TS201链路口设计

  图4给出了FPGA与TS201进行链路口通信的设计框图。由于TS201的握手信号较多,所以相对TS101的链路口设计容易些。本设计FPGA时钟50MHz,TS101核时钟500MHz,链路口时钟为DSP核时钟的4分频,采用4bit方式,单向实际数据传输速率为125MBps。

  

  

  TS201的链路口数据和时钟采LVDS信号,具有速率高、功耗低、噪声小的优点。Cyclone系列芯片不仅支持LVDS信号,还集成了LVDS转换模块,这给设计提供了很大方便。应该注意的是,在硬件设计时LVDS信号两极的PCB走线要匹配,并且注意匹配电阻网络的接入。具体请参考文献[6]-9 Implementing LVDS in Cyclone De-vices。

  TS201的链路口有1bit和4bit两种传输方式,本文以4bit为例进行设计。图4给出的信号都是经LVDS转换后的信号。由于TS201的收发做成了两个单独的通道,FPGA的设计也应该相应地设计为两个通道,真正做到全双工通信,收发互不影响。接收与发送部分与TS101的设计基本相同,发送部分也采用外部中断方式通知DSP接收链路口数据。TS201的通信握手信号有ACK和BCMP#信号。其中ACK信号用来通知接收准备好,在实时信号处理中,一般不允许数据传输的等待,故将这个信号置为准备好。BCMP#信号用于通知数据块传输的结束,当能确定DMA传输数据个数时,可以将此引脚悬空。

TS201链路口

[1] [2]

关键字:DSP  FPGA  外部中断  路口  全双工通信  DMA传输  中断方式  算法处理  

来源: 我爱研发网 电子技术应用 引用地址:http://www.eeworld.com.cn/afdz/2008/0320/article_561.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于ADSP-BF533处理器的去方块滤波器的实现及优化
下一篇:32位DSP设计中的流水线数据相关问题及解决办法

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

ADI公司的DSP为电动和混合动力汽车产生内外发动机声音

Analog Devices, Inc. (ADI)今天推出一款嵌入式系统,用于为电动(EV)和混合动力汽车(HEV)产生发动机声音。通过采用ADSP-BF706数字信号处理器和电动汽车警示音系统(EVWSS)固件,北美和全球其他地区的汽车制造商能够满足电动和混合动力汽车低速行驶时对外部发动机声音的未来安全规范要求。   ADI公司的DSP为电动和混合动力汽车产生内外发动机声音  查看EVWSS产品页面:http://www.analog.com/pr0717/evwss  在www.analog.com/cn/srf提交申请,以下载EVWSS固件。请在软件
发表于 2018-07-17 20:30:37
ADI公司的DSP为电动和混合动力汽车产生内外发动机声音

独立设计代码并与Microchip双核dsPIC®数字信号控制器无缝集成

Microchip Technology Inc(美国微芯科技公司)日前发布全新数字信号控制器(DSC),该控制器采用单芯片、双dsPIC DSC内核配置,将为设计高端嵌入式控制应用的系统开发人员带来福音。根据设计,dsPIC33CH的两个内核一个是主核,一个是副核。副核用于执行时间关键型专用控制代码,主核负责运行用户接口、系统监控和通信功能,专为终端应用量身定做。dsPIC33CH还进行了特别设计,从而允许不同的设计团队分别为每个内核单独开发代码,并将两个内核无缝集成到一个芯片中。 dsPIC33CH系列针对高性能数字电源、电机控制和其他需要精密算法的应用进行了优化,这包括无线电源、服务器电源、无人机和汽车传感器
发表于 2018-06-26 09:12:46
独立设计代码并与Microchip双核dsPIC®数字信号控制器无缝集成

德州仪器CMOS毫米波雷达率先规模量产 集成DSP助力更智能世界

能够提供“小于5 cm的分辨率,探测范围达数百米,速度最高可达300 km/h”。  TI雷达和分析处理器部门总经理Sameer Wasson表示,在公司的雷达芯片推出一年后,其团队在汽车和工业应用领域都看到了巨大的应用前景。  TI为汽车市场应用推出的AWR1642毫米波传感器已经大规模量产,Wasson称预计在今年末到2019年中期,将在OEM厂商的车辆中看到他们的雷达芯片。更让Wasson兴奋的是,他们的雷达芯片在工业应用领域的表现。TI为工业应用设计的毫米波传感器IWR1642,正在寻求各种应用,使它们能够进入从智能建筑到工厂楼层和运输系统的所有领域。  集成数字信号处理器(DSP)扮演重要角色  Yole分析师预言,TI
发表于 2018-06-04 17:50:37
德州仪器CMOS毫米波雷达率先规模量产 集成DSP助力更智能世界

我国高端DSP研制再获重大突破

  近日,中国电科14所牵头研制的华睿2号DSP芯片顺利通过工信部组织的“核高基”课题正式验收,成为国家十二五“核高基”重大专项高端芯片中首个通过验收的DSP项目,标志着我国在高端DSP研制领域再次取得重大突破,为我国自主芯片谱系增加了浓墨重彩的一笔。下面就随嵌入式小编一起来了解一下相关内容吧。  据悉,国家“核高基”重大专项是2006年国务院发布的《国家中长期科学和技术发展规划纲要》中与载人航天、探月工程并列的16个重大科技专项之一。在工信部的统一部署下,“十一五”和“十二五”期间,中国电科持续承担了“核高基”重大专项研制任务,突破了高端DSP研发核心技术,实现了“核高基”研制成果的批量应用,在重大工程及装备中取得显著成效
发表于 2018-05-24 22:23:57

我国高端DSP研制再获重大突破

近日,中国电科14所牵头研制的华睿2号DSP芯片顺利通过工信部组织的“核高基”课题正式验收,成为国家十二五“核高基”重大专项高端芯片中首个通过验收的DSP项目,标志着我国在高端DSP研制领域再次取得重大突破,为我国自主芯片谱系增加了浓墨重彩的一笔。   据悉,国家“核高基”重大专项是2006年国务院发布的《国家中长期科学和技术发展规划纲要》中与载人航天、探月工程并列的16个重大科技专项之一。在工信部的统一部署下,“十一五”和“十二五”期间,中国电科持续承担了“核高基”重大专项研制任务,突破了高端DSP研发核心技术,实现了“核高基”研制成果的批量应用,在重大工程及装备中取得显著成效。   本次通过验收的华睿2号DSP为全自主设计芯片
发表于 2018-05-24 09:22:36

江苏宏云陶建平:MCU+DSP芯片架构用于无线充电

拥有8/16/32位单片机(MCU)设计技术,陶建平说宏云切入无线充电市场的时间不长,但是核心竞争力已经形成,设计有自定义指令集的数字信号处理器(DSP),是宏云在市场竞争中最大的差异化优势。基于DSP架构的处理器可以采用单个或多MAC运算单元。比如,JMT018内核是当前世界上最小的DSP芯片,单MAC运算和除法指令等,16比特指令编码,且大多指令为单周期指令,其极低的功耗和通用的指令,非常适合智能硬件,可穿戴设备的应用。DSP产品规划宏云最突出的是特色是,拥有自定义指令集数字信号处理器(DSP)设计技术,公司先后建立了单核MCU和MCU+DSP双核平台,在这两个平台上推出了两个系列的MCU SOC芯片。宏云的产品规划陶建平介绍
发表于 2018-05-14 17:28:38

小广播

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版

站点相关: 视频监控 智能卡 防盗报警 智能管理 处理器 传感器 其他技术 综合资讯 安防论坛

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2018 EEWORLD.com.cn, Inc. All rights reserved