“六大方面”玩转高速串行技术测试

2008-06-17 11:16:58来源: 电子工程世界 汤宏琳

  如果将并行技术比作多车道高速路,那么串行技术充其量只是条山间小径。并行口(Standard Parallel Port)能同时通过8条数据线传输信息,一次传输一个字节;而串行口(俗称COM口)只能用1条线传输数据,每次传输一位。当并行口完成单词“advanced”传送而一劳永逸时,串行口还在忙于传送其首字母“a”。

  然而,不断追逐最新技术的电子工业却正从传统并行通信标准向全新高速串行接口技术迈进,从IEEE 1284到USB,从PATA到SATA,从PCI到PCI Express……

  这些看似矛盾的转变无不影响着产业链上的各个环节,包括芯片、封装、板级甚至整个系统的设计,同时也悄然掀起了高速串行测试技术的革命。

  探析“转变”之道

  以计算机总线为例,处理器速度可谓日新月异,作为电脑主机与外部设备间传送数据的“要塞”——总线和接口,自然不断追求更高、更快的速度。同时,十几年来并行口一直是打印机首选连接方式。但是激光打印机的出现打破了这种“垄断”。当爱普生6200L打印2MB图片时,速度差异尚且不大;但当图片增加为7.5MB时,从点击“打印”到最终出纸,使用USB接口用了18秒,而使用并行口用了33秒。可见,并行口对于时下流行的激光打印机来说已经心有余而力不足。


PC总线的发展

  诚然,并行技术向来是提高速度的重要手段,但其进一步发展却遇到了障碍。首先,由于并行传送方式的前提是用同一时序传播信号,用同一时序接收信号,而过分提升时钟频率将难以让数据传送的时序与时钟合拍,布线长度稍有差异,数据就会以与时钟不同的时序送达,另外,提升时钟频率还容易引起信号线间的干扰,导致传输错误。因此,并行方式难以实现高速化。从制造成本而言,增加位宽无疑会导致主板和扩充板上的布线数目随之增加,成本随之攀升。 

  与即将被代替的并行标准不同,大部分新的串行标准都基于时钟内嵌系统,也就是说时钟信号将不会伴随数据从连接的一端传至另一端,这也意味了时钟信号必须在接收端与数据信号一起被精确恢复。这些系统没有扩充上限,也不象并行标准一样在更高带宽时会遇到时序与校准方面的瓶颈。越来越多的设计者在尝试把高速串行技术应用到设计产品中,但是技术的改变也带来了诸多新挑战。

  六大挑战

  传统数据总线(如IDE并口等)早已被高速串行总线所代替,像发展成熟的PCIe、SATA等,其传输速度也发生着很大变化。如第二代PCIe传输速度高达5Gb/s,而SATA第三代更是高达6Gb/s,而且目前已有更快的总线技术正在讨论中。

  速度的大幅提高增加了技术的复杂性,同时行业规范和标准也变得越来越广泛。最早高速串行总线标准是2000年推出的USB 2.0,其通信速度为480Mbps,需要经过强制性测试,然后才能设计、生产、出货以及打上USB Logo。然而现在很多总线标准如HDMI、DisplayPort、SATA以及PCI Express都不会有强制要求,高速串行总线已广泛铺开。


USB的演进

  这些变化要求工程师必须保证其设计能够在尽量短的时间且高效地进行测试。其中高效包括两个方面:生产效率及经济效率。在产品上市时间日益紧迫的今天,效率有时可能就决定着产品的生死存亡。对于高速串行测试更是如此:

  首先,速度的提升使设计余量(容错余量)变小。例如,当速度是100Mbps时,对应10纳秒,如果设计技术、技巧与测试方案不太好,错误对应1纳秒,两者比率是1/10,产品能够过关。但当速度提升到了1Gbps,其对应的是1纳秒,如果测试技术和方案还停留在1纳秒,错误所占比例为50%,一半的错误当然是致命的。显然,老的技术、方法使得犯错误的空间变少了。

  第二,高效测试方案要求测试的高精度和高效性,抓住问题、提供相应的解决方案,从而找出底层原因。也许对使用者而言,计算机重启只是个糟糕的体验。但生产计算机的公司就要通过测试方案找出问题所在,从而在下一阶段避免。泰克公司在2007年09月为测试和验证PCIe 1.0和2.0设计推出新的TLA7S16和TLA7S08串行分析仪,提供了详细的PCIe 2.0协议信息及跨总线分析功能,能够看到三层的情况,即物理层、数据链路层和事务层。如果发送的指令要取数字2,但取了数字1,这种显像错误很多协议分析仪都能够看到。但究竟由2变成1的根源在哪里?泰克推出的解决方案就是能够连接、映射,在数据层看到是2变成1了,再在物理层寻找把2变成1的根源。这些根源可能是误码(比如过冲)、电源管理做的不好、或电路板设计时布线有反射等等。这样工程师就能够根据自身经验,去改板子,线宽和线距。

  最后,测试仪器已经到了3G、6G、甚至10G的速度。诚然20G要比10G要好,“但除了指标之外,还要看20G、10G究竟办了多少事。数字可能是销售或比较浅层客户看待仪器的一种观点,”孙志强称。泰克看到了数字背后对工程师的影响,旨在通过其全系列的硬件指标满足客户要求。

  可以断言,在未来的电子信息行业中,高速串行总线一定是速传解决方案的主流。从2006年始泰克就大量向市场去推广“数字新世界”策略,其中最重要的一个就是高速串行测试。泰克亚太区D&M市场开发经理孙志强称高速串行测试存在六大挑战,即信号完整性、接收机测试、串行数据网络和链路分析、一致性测试、系统集成和数据链路分析。

  从生产上,高速串行测试可分为三部分:设计、调试和检验以及一致性测试。在设计阶段,工程师可以用相关仿真软件去评估自己的设计;而真正意义的测试从第二阶段开始,工程师需要使用各种仪器对系统进行调试和检验;同时,为了满足某种应用的规范要求,一致性测试也是必不可少的,其旨在实现各个生产厂商之间的产品无障碍互连。但因为一致性测试属于验证过程,只能衡量指标是否满足要求,不能提供出出现的故障在哪里、如何改进,所以不能取代调试过程。

  从整个系统来看,高速串行测试又可分为:源端、接收端和互连的测试。源端测试是对高速串行总线源端方面的刻画,通常通过抖动眼图以及电平等各个指标测量;而接收端测试更多是对接收端接收能力的考察,互连端更关心的是连接源端和接收端的走线、电缆等媒介的特性(包括阻抗和串扰等)。


六大挑战

  信号完整性是针对源端的测试,每种串行总线源端的测试规范各不相同,但其主要的考察内容却是基本一致的。在所有参数中,抖动和时间偏移几乎是所有标准共同关心的。眼图是刻画串行信号宏观特性的方法,是看信号的传输质量和上变形和下变形的交叉部分。对眼图的要求就像人的眼睛一样,要干净、漂亮,即上下变形噪声要小,越细越好、抖动越小越好。

  一致性测试有点像“盖章”测试,是其他五大方面做好之后的测试,旨在保证接口能够连上全世界任何一个符合标准的接口设备。

  串行数据网络和链路包括串行数据网络电路板的阻抗和链路分析。理想的阻抗是个常数。例如,光线传播时,经过空气是不反射、不折射,但经过窗户、玻璃就会折射和反射。高速串行一般是100欧姆的串行阻抗,但如果做的太差,则为85欧姆或82欧姆。此外还要对噪声、抖动进行综合串行链路分析,据孙志强介绍,泰克是唯一且第一个在采样示波器上能够提供完整的串行数据链路分析,同时观察抖动噪声和误码。

  “在两、三年之前,我们不关心接收机测试,”孙志强告诉电子工程世界记者。因为泰克认为发射机测试好了,后面的余量足以使得接收机接收的信号完好无损。但随着速度、复杂度的提高,很多为1的信号在接收端变成了0.8、0.9甚至0.7,而一旦变成0.5就没法确定所发送的信号是1还是0,于是高速串行测试包括了接收机测试。这就要求测试仪器不但要方便使用,还能够产生尽可能多的、并且能够故意发出的错误信号,以判断接收机性能。而传统接收机测试往往需要很多信号源如噪声信号源、抖动信号源和基本数据信号源等。

  此前提及的四大挑战都存在于物理层,而数据链路层的挑战来自两方面:系统集成和数据链路的分析。如果物理层四个方面都是好的,还需要检查数据链路层,这不但要求测试仪器的性能好,还要能够多层观察,也就是把示波器(看物理层)和逻辑分析仪(看数据层)联系到一块,泰克在5、6个月之前曾经推出了这样的理念。物理层主要看到了串行链路的物理分析和模拟分析,而数据链路层主要对数据、协议进行分析,此前提到的泰克在2007年9月推出的TLA7S16和TLA7S08串行分析仪就实现了一个理想的从设备、测试到设计的循环。

  当然,高速串行测试的六大挑战有的是研发过程中客户的问题和挑战,可以很快解决掉;同时还有为明天或后天可能遇到的问题早早地做准备。与其说这六大挑战是工程师的挑战,不如说是测试公司的挑战,而测试公司的挑战则来源于使用测试仪器的厂商挑战,孙志强称泰克的目的就是帮助测试厂商实现更容易的设计和生产,即最近几年经常提到的“Enabling”的概念。

  如何满足最终需求

  如果寻找高速串行技术的典型应用,只要拿来典型的计算机系统就可发现。比如PCI Express、HDMI 3D、DisplayPort、SATA 2代3代、USB3.0等,应用如高速DVR、光纤通信、10G以太网等等。孙志强称泰克的任务就是与这些方案的组织机构、核心公司很好地配合。

  应用、标准的不同也就决定着客户的需求不同,那么,本身已经很复杂的高速串行测试系统究竟如何满足这些千差万别的需求?

  测试中心、系统厂商、模块、芯片厂商的测试需求是一样的——时间高效,但侧重点不尽相同,因此对仪器的选择也不太一样。生产型公司更关心的是价格,因为时间就是金钱,同时还要求测试仪器能在1分钟做10分钟的事。比如泰克DPO系列示波器捕获100个波形可能需要1秒钟,而DSO(数字存储示波器)系列可能要耗费60秒或2分钟。对测试中心而言,效率、公正性、可靠性以及可重复性是至关重要的。如果同样测试过程,同样人员进行测试,早上8点和下午2点的仪器的测试结果却不一样,这说明温度对仪器影响很大,可重复性不高。对于系统芯片、模块厂商的需求又不一样。

  各种各样的需求推动着技术周而复始的进步,没有一项技术拥有绝对的竞争优势。从最初的串行到之后的并行,再到现在的高速串行,然而“在相同频率下并行通信速度更高”这个基本的道理是没有问题的。那么在“六大挑战”之后,究竟还有多少挑战?且让我们拭目以待!

  参考资料:

1.安徽财经大学 陈忠民,“串行”为什么会走红?2006.10.08
2.ARM公司业务发展总监 Gary Ruggles, 解决高速串行连接面临的挑战 2006

关键字:眼图  余量  串行  并行  传输  字节  封装  测试

编辑:汤宏琳 引用地址:http://www.eeworld.com.cn/Test_and_measurement/people/200806/article_214.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
眼图
余量
串行
并行
传输
字节
封装
测试

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved