印制电路板信号损耗测试技术

2016-10-07 11:09:21来源: eefocus
  1前言

  印制电路板(PCB)信号完整性是近年来热议的一个话题,国内已有很多的研究报道对PCB信号完整性的影响因素进行分析,但对信号损耗测试技术的现状介绍较为少见。

  PCB传输线信号损耗来源为材料的导体损耗和介质损耗,同时也受到铜箔电阻、铜箔粗糙度、辐射损耗、阻抗不匹配、串扰等因素影响。在供应链上,覆铜板(CCL)厂家与PCB快件厂的验收指标采用介电常数和介质损耗;而PCB快件厂与终端之间的指标通常采用阻抗和插入损耗,如图1所示。

  

  图1 PCB材料及组装的部分技术指标

  针对高速PCB设计和使用,如何快速、有效地测量PCB传输线信号损耗,对于PCB设计参数的设定和仿真调试和生产过程的控制具有重要意义。

  2 PCB插入损耗测试技术的现状

  目前业界使用的PCB信号损耗测试方法从使用的仪器进行分类,可分为两大类:基于时域或基于频域。时域测试仪器为时域反射计(Time DomainReflectometry,简称TDR)或时域传输计(TimeDomain Transmission,简称TDT);频域测试仪器为矢量网络分析仪(Vector Network Analyzer,简称VNA)。在IPC-TM650试验规范中,推荐了5种试验方法用于PCB信号损耗的测试:频域法、有效带宽法、根脉冲能量法、短脉冲传播法、单端TDR差分插入损耗法。

  2.1频域法

  频域法(Frequency Domain Method)主要使用矢量网络分析仪测量传输线的S参数,直接读取插入损耗值,然后在特定频率范围内(如1 GHz ~ 5 GHz)用平均插入损耗的拟合斜率来衡量板材合格/不合格。

  频域法测量准确度的差异主要来自校准方式。根据校准方式的不同,可细分为SLOT(Short-Line-Open-Thru)、Multi-Line TRL(Thru-Reflect-Line)和Ecal(Electronic calibration)电子校准等方式。

  SLOT通常被认为是标准的校准方法,校准模型共有12项误差参数,SLOT方式的校准精度是由校准件所确定的,高精度的校准件由测量设备厂家提供,但校准件价格昂贵,而且一般只适用于同轴环境,校准耗时且随着测量端数增加而几何级增长。

  Multi-Line TRL方式主要用于非同轴的校准测量,根据用户所使用的传输线的材料以及测试频率来设计和制作TRL校准件,如图2所示。尽管Multi-Line TRL相比SLOT设计和制造更为简易,但是Multi-Line TRL方式校准耗时同样随着测量端数的增加而成几何级增长。

  

  图2 Multi-line TRL校准件

  为了解决校准耗时的问题,测量设备厂家推出了Ecal电子校准方式,Ecal是一种传递标准,校准精度主要由原始校准件所确定,同时测试电缆的稳定性、测试夹具装置的重复性和测试频率的内插算法也对测试精度有影响。一般先用电子校准件将参考面校准至测试电缆末端,然后用去嵌入的方式,补偿夹具的电缆长度。如图3所示。

  

  图3 VNA Ecal方式校准图和测试示意图

  

  以获得差分传输线的插入损耗为例,3种校准方式比较如表1所示。

  2.2有效带宽法

  有效带宽法(Effective Bandwidth,简称EBW)从严格意义来说是一个定性的传输线损耗α的测量,无法提供定量的插入损耗值,但是提供一个称之为EBW的参数。有效带宽法是通过TDR将特定上升时间的阶跃信号发射到传输线上,测量TDR仪器和被测件连接后的上升时间的最大斜率,确定为损耗因子,单位MV/s.更确切地说,它确定的是一个相对的总损耗因子,可以用来识别损耗在面与面或层与层之间传输线的变化[8]。由于最大斜率可以直接从仪器测得,有效带宽法常用于印制电路板的批量生产测试。EBW测试示意图如图4所示。

  

  图4 EBW测试示意图

  2.3根脉冲能量法

  根脉冲能量法(Root ImPulse Energy,简称RIE)通常使用TDR仪器分别获得参考损耗线与测试传输线的TDR波形,然后对TDR波形进行信号处理。RIE测试流程如图5所示:

  

  图5 RIE测试流程图

  2.4短脉冲传播法

  短脉冲传播法(Short Pulse Propagation,简称SPP)测试原理为利用测量两条不同长度的传输线,如30 mm和100 mm,通过测量这两个传输线线长之间的差异来提取参数衰减系数和相位常数,如图6所示。使用这种方法可以将连接器、线缆、探针和示波器精度的影响降到最小。若使用高性能的TDR仪器和IFN(Impulse Forming Network),测试频率可高达40 GHz.

  

  图6 SPP测试图和测试流程

  2.5单端TDR差分插入损耗法

  单端TDR差分插入损耗法(Single-Ended TDRto Differential Insertion Loss,简称SET2DIL)有别于采用4端口VNA的差分插损测试,该方法使用两端口TDR仪器,将TDR阶跃响应发射到差分传输线上,差分传输线末端短接,如图7所示。SET2DIL法测量典型的测量频率范围为2 GHz ~ 12 GHz,测量准确度主要受测试电缆的时延不一致和被测件阻抗不匹配的影响。SET2DIL法优势在于无需使用昂贵的4端口VNA及其校准件,被测件的传输线的长度仅为VNA方法的一半,校准件结构简单,校准耗时也大幅度降低,非常适合用于PCB制造的批量测试,如图8所示。

  

  图7 VNA与SET2DIL差分损耗测试结构图

  

  图8 SET2DIL批量测试图

  3测试设备及测试结果

  采用介电常数3.8、介质损耗0.008、RTF铜箔的CCL分别制作SET2DIL测试板、SPP测试板和Multi-Line TRL测试板;测试设备为DSA8300采样示波器和E5071C矢量网络分析仪;各方法差分插入损耗测试结果如表2所示。

  

  4结语

  本文主要介绍了目前业界使用的几种PCB传输线信号损耗测量方法。由于采用的测试方法不同,测得插入损耗值也不一样,测试结果不能直接做横向对比,因此应根据各种技术方法的优势和限制,并且结合自身的需求选择合适的信号损耗测试技术。

关键字:印制电路板  信号损耗  测试技术

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/article_2016100717590.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
印制电路板
信号损耗
测试技术

小广播

独家专题更多

TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved