一种针对多级串联模拟电路的可测性设计技术

2016-09-01 08:39:37来源: eefocus 关键字:边界扫描  模拟电路  测试时间
0 引言

    集成电路生产成本以测试开发、测试时间以及测试设备为主。模拟电路一般只占芯片面积的10%左右,测试成本却占总测试成本的主要部分。所以,削减模拟部分的测试成本将有利于芯片的设计与生产。数字电路有很多成熟的可测性设计技术(design fortest,DFT),模拟电路测试还未发展到如此成熟,缺乏完善的模型进行自动化测试。随着集成电路的发展,混合信号芯片功能越来越复杂,但芯片I/O口数量跟不上芯片发展的规模,导致很多电路节点变得不可控制或(与)不可观察,加大了测试工作的难度。
    典型模拟电路有放大器滤波器等各种线性和非线性电路,通常包含若干串联结构的模块。本文从系统结构出发,针对串联结构电路提出一种可测性设计方案,增加较少的I/O口,使外部测试设备可以控制观察内部的各个模块,这些增加的。I/O数目不随内部模块数目而变化,同时该结构还可以兼容边界扫描技术。

 

1 系统级的可测性设计
 

1.1 控制观察模块
    控制观察模块(control observe module,COM)的等效模型如图1(a)所示。由开关1、开关2、开关3上的高低电平组成模块工作的指令码(Instruction Code)。如图1(b)分别有透明模式,测试观察模式和测试输入模式。控制这三种模式的指令码分别为010,100,001。可使系统电路和嵌入式模块间建立各种通路连接方式。


 

 

1.2 基本原理
    如图2所示,In是原始输入端,Out是原始输出端,在M1(模拟电路模块1)、M2(模拟电路模块2)和M3(模拟电路模块3)之间插入COM,AB1和AB2是测试端口,其中AB1为COM观察输出端,AB2为COM控制输入端,IR(指令寄存器)与COM模式端连接,所有IR串联连接,在clk作用下串行输入指令码,rst为置零端。

    当COM1和COM2为透明模式时,输入In的信号经M1,M2和M3到输出Out,测试整个通路,指令码为O10010:
    当COM1为测试观察模式,COM2为测试控制模式时,由通路In→M1→COM1→AB1可以单独测试M1,由通路AB2→COM2→M3→Out可以单独测试M3,指令码为100001;
 

当COM1为测试控制模式,COM2为测试观察模式时,由通路AB2→COM1→M2→COM2→AB1可以单独测试M2,指令码为001100;
    当COM1为透明模式,COM2为测试观察模式时,由通路In→M1→COM1→M2→COM2→AB1可以单独测试M1与M2组成的串联结构,指令码为0101 00;
    当COM1为测试控制模式,COM2为透明模式时,由通路AB2→COM1→M2→COM2→M3→Out可以单独测试M2与M3组成的串联结构,指令码为001 010。
    对于n个模拟电路模块,通过合适的指令码也可以隔离若干内部模块进行单独测试。

 

2 DFT结构的具体实现与仿真
 

2.1 COM模块和指令寄存器的实现
    COM模块内部的模拟开关选择双向传输性好的时钟控制CMOS互补门实现。为了有效传输信号,传输门导通电阻不能随输入信号的变化而有太大的波动。它的导通电阻计算如下:
    
    传输门导通电阻基本不受输入信号的影响。经仿真,该互补开关的-3 dB带宽达到121.8 MHz,可以满足大多数模拟电路的带宽要求。
    指令寄存器模块用来实现指令移位传输以及存储的功能,它由D触发器组成的移位寄存单元实现,并且加入了异步置零端。
 

2.2 整体结构的实现与验证仿真
    在模拟电路设计中多级运算放大器的使用很常见,作为验证,模拟电路模块M1~M3选择运算放大器缓冲模块,对电路进行DFT设计,使用Cadence软件,基于0.5 μm CMOS工艺库对该DFT结构进行功能仿真分析。
     指令寄存器置零时所有开关断开,输入信号为偏置2 V,振幅1 V的1 MHz正弦波,各输出端被截止。图3是在各种指令码下,电路信号传输的仿真分析,输入信号均能通过特定通路有效传输到指定输出端口。



3 与
边界扫描技术的兼容性

    边界扫描测试技术在降低产品测试成本,提高产品质量和可靠性以及缩短产品上市时间等方面有显著的优点,目前在数字电路的测试中已得到很多应用。它也可应用于混合信号测试,图4就是一种混合信号芯片测试方案。本文设计的DFT结构中指令寄存器串接在IEEE 1149.1标准中的扫描寄存器后,共用时钟信号,可以进行联合测试,并且进一步减少了模拟部分额外引出的端口数。

 

4 结语
    本文针对串联结构的模拟集成电路提出一种可测性设计结构,提高了电路的可控制性及可观察性,实现对电路整体以及内部单一或几个相邻模块的测试。仿真分析证明,该结构简单有效,只需额外引出5个PAD,数目少,灵活性高,不随模块数增加而变化,并可兼容边界扫描技术。不过,在提高可测试性的同时,会在一定程度上增加芯片的面积和功耗

关键字:边界扫描  模拟电路  测试时间

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/article_2016090116992.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于AD630实现蓄电池内阻在线测量
下一篇:大功率汞灯电源测控系统研究

论坛活动 E手掌握
关注eeworld公众号
快捷获取更多信息
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
边界扫描
模拟电路
测试时间

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved