基于CMOS双D触发器CD4013的脉冲宽度检测电路设计

2016-08-14 10:22:03来源: dzsc 关键字:CMOS  双D触发器  CD4013  脉冲宽度
  D触发器的常规使用一般是用作二分频器计数器移位寄存器。然而,只要对D触发器的外围电路加以改进,根据其基本逻辑功能。就可充分发挥其独特的作用。数字装置中常用的脉冲宽度检测电路,对脉冲信号的宽度进行识别,例如,当输入脉冲的宽度为一个特定值时。便产生一个响应,否则就不予响应。以下就用CMOS双D触发器CD4013组成的几种脉冲宽度检测电路作一介绍。

  检测线路之一如图l所示。ICl、IC2为一片CD4013,其中ICl构成一单稳态触发器,单稳态输出端Q1作为D触发器IC2的时钟脉冲,Q2端作vo输出端。由于ICl、IC2的置位S端接地,故稳态时ICl的Ql端恒为零,Ql端为高电平,VO输出为低电平。当Vi输入信号为高电平时,将Dl端的高电平送入ICl触发器,Ql端跳变为高电平,Ql端为低电平,暂稳态开始,IC2触发器不触发,VO仍为低电平。当Vi下眺时,ICl单稳电路的暂稳态还未结束(见图2b所示),IC2触发器仍未触发,VO为低电平。待ICl的暂稳态结束,ICI触发器复位,Ql端为低电平,Ql端上眺为高电平。尽管IC2的CL2端上眺。但由于此时Vi输入信号已为低电平,经反相器F反相使IC2的复位端R2为高电平,故VO端仍为低电平。
  另一种情况是:当Vi为高电平,Ql端为低电平时,ICl暂稳态开始,VO为低电平。当ICl的暂稳态结束时,Vi仍为高电平(见图2a所示),Ql端上跳,IC2触发翻转,R2端处于低电平,D2端的高电平送入IC2,VO端输出高电平。当Vi下跳时,经F使IC2的R2端为高电平,迫使IC2复位。VO输出为低电平。
  由此可见,只有当Vi输入信号脉冲宽度大干ICl的单稳态输出脉宽时。IC2触发器才有输出。
  检测线路之二如图3所示。该线路和图1相似,不同的是Vi输入信号经反相器F反相后作为IC2的CL2时钟脉冲。ICl仍为一单稳电路。稳态时,V0为低电平。当Vi为高电平时,Ql端为高电平,暂稳态开始,IC2未触发,V0为低电平。当ICl单稳态结束时(见图4b所示),Ql端回复到低电平,此时Vi仍为高电平,故VO为低电平。当Vi下跳时,经F反相使。IC2的LC2端上跳,但由于Ql端即ZC2的R2端为高电平,所以VO仍为低电平。
  另一种情况是:当Vi为高电平时,Ql为高电平,ICl暂稳态开台,IC2未触发,V0为低电平。当Vi下眺时,暂稳态未结束,Q1端仍为低电平,IC2触发翻转,VO输出高电平(见图4a)。当ICl单稳态电路暂稳态结束时,Ql端上跳为高电平,迫使IC2复位,VO输出为低电平。由此可见,只有当Vi输入信号脉宽小于ICl的单稳态输出脉宽时。IC2触发器才有输出。

关键字:CMOS  双D触发器  CD4013  脉冲宽度

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/article_2016081416677.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:基于FPGA的电容在线测试系统设计
下一篇:节能灯光电参数测试

论坛活动 E手掌握
关注eeworld公众号
快捷获取更多信息
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
CMOS
双D触发器
CD4013
脉冲宽度

小广播

独家专题更多

东芝在线展会——芯科技智社会创未来
东芝在线展会——芯科技智社会创未来
2017东芝PCIM在线展会
2017东芝PCIM在线展会
TI车载信息娱乐系统的音视频解决方案
TI车载信息娱乐系统的音视频解决方案
汇总了TI汽车信息娱乐系统方案、优质音频解决方案、汽车娱乐系统和仪表盘参考设计相关的文档、视频等资源
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved