T-Clock技术 实现PXI整合同步测试

2016-07-19 11:09:07来源: mwrf
由于单部仪器上的触发/响应通道有限,或因为需要混合信号的触发/响应信道,因此许多测试与测量应用,将需要对多部仪器进行时间控制与同步化。举例来说,一部示波器可能最多有 4 个信道,而信号发生器最多有 2 个通道。从电子业的混合信号测试,到科学方面的雷射光谱学,这些应用都需要对较多的通道进行频率与同步化,或必须针对数字输入与输出信道、模拟输入与输出通道,建立此两分组之间的关系。

一、在应用程序中的频率与同步化

在电子业界,混合信号测试为测试设备与芯片内建系统(SOC) 技术的一个重要层面。随着将声音、影像,与数据,结合在消费性电子产品与通信产品中的趋势,对于此类技术的测试需求(从基本产品至RF) 则更需要精确的频率与同步化。

基本上,混合信号设备具备多个数字与模拟信道。这些信道多半在一部 ATE 系统中同时进行测试,以节省测试时间,并提高处理能力。此外,模拟信道还使用同步取样系统进行测试。同步取样系统需要在模拟转数字 (ADC) 与数字转模拟(DAC) 测试中,将不同的频率进行同步化。在频率领域测量中,这种同步作业可以减少频谱泄漏 (spectral leakage),因此非常需要此同步化作业。

以下 LabVIEW 图表显示异步取样与同步取样的效果。白色轨迹是异步频率,采集几次模拟正弦波周期。FFT 的频谱溢漏造成光谱图中的“下摆”。在同样的取样率下,同步取样系统产生的是红色轨迹。同步取样的重要优点之一,是因为信号采集时间较短,因此缩短了测试的时间。之所以能够缩短采集的时间,是因为不需要采集额外的信号周期(这些额外的数据是应用于数字窗口中,以便消除频谱泄漏)。

原则上,能够满足市场上种类多样设备弹性需求的ATE系统应该为仪器提供衍生自主要参考频率的不同频率,以便进行同步取样。此外,这套系统应该能够提供源自主要参考频率的任意频率频率。

图 1. 以T-Clock (TClk) 同步NI PXI-5421 任意波形发生器与NI PXI-5122示波器,以更短的时间与更高的准确度,达到相位的同步

在通信方面,模拟及数字基带I/Q信号的产生及采集需要相位偏移 (phase offset) 与控制。数字信号发生器/分析仪,以同步化任意波形发生器与示波器,以处理数字与模拟 I/Q 信号的产生与采集。举例来说,在 3G W-CDMA 模式中,以接近 5 MHz 带宽的信号而言,各信道之间的相位差距值及增益差距值,分别可以低到 0.003% 与 0.1%。在未来的 4G 通信模式中(例如多重输入、多重输出,MIMO),将殷切需以同步化进行多通道的基带、IF,与 RF 信号产生与采集。一项正渐渐成形的技术──数字波束成形(Digital Beamforming),正开始进入多种应用环境中,例如 4G MIMO 通信、国防,与航天工业的雷达应用。数字波束成形需要具备数字能量降转 (downconversion) 引擎的多信道相位协调数字化系统。

半导体业方面,实务上的数字测试可能要消耗数千个数字针脚。市场上典型的整合电路 (IC) 可能要占用数字 I/O 的 200 个针脚。在这种应用环境中,多部数字信号发生器及分析仪进行同步化,并以不可或缺的针脚对针脚偏斜与抖动,来处理大量接脚的 IC。

在消费性电子方面,组件的数字影像信号产生与采集,可能需要多达五种不同的信号:三个主要的影像信号、H-Sync,与 V-Sync。通过频率与同步,可同步化任意波形发生器和示波器,分别产生并采集高画质的影像信号,像素速率可以逼近 165 MHz。CMOS成像传感器(一种可望随着影像电话与数字相机普及,而成为主流的技术),就是混合信号技术的范例。其中的任意波形发生器、示波器,与数字信号分析仪经过同步化,供设计验证与检验芯片或芯片组。

在物理科学方面,具备大量信道的数字化系统被应用于电浆融合、雷射分散实验,与粒子和天体物理学的光子/粒子侦测和追踪。在这些例子里,具备大量信道的数字化系统用于以 2D 或 3D 方式重建时空现象。这种应用方式需要多个通道同时取样,有时甚至超过数百个通道。

在医疗诊断系统方面,由于出现低价位 12 与 14 位的 50 MHz ADC,3D 数字成像系统正在迅速取代模拟系统。这类系统往往拥有数百到一千多个通道。在非破坏性测试中,3D 超音波成像是通过包含 50 MHz 示波器的多信道系统所完成。一种比超音波成像更为进步的成像方法──光学同调断层扫描术(Optical coherence tomography,OCT),可能需要数个示波器通道,以沟通多种光电二极管,进行同步取样。

正如这许多应用领域所呈现的趋势,频率与同步技术,将是多信道信号/数据发生并采集的重要元素。

二、NI 的模块仪器平台

目前的NI模块仪器硬件平台为PXI3 与PCI。这2 种平台在本质上即为模块形态,并且使用PCI 总线做为PC 和仪器之间的接口。

于 1997 年推出的 PXI 是一项开放标准,许多厂商提供各种 PXI 模块,包含从影像采集到 RF 矢量信号分析仪。PXI 开始迅速获得采用,主因是其小体积、可移植性、因采用 PCI 总线的高处理能力,与较低的价格;而 PXI 之所以拥有以上的特性,是因其采用庞大 PC 产品所开发出来的标准商业技术。

就功能而言,PXI 扩充了 CompactPCI 标准,加入局部总线与同步化功能。就同步测量而言,内建至 PXI 中的重要组件包含参考频率、触发总线,与星型触发总线3。

图 2. CompactPCI 平台的 PXI 频率与触发延伸图解

  局部总线 触发器 频率 星状触发器总线
PXI 13条线路 8 TTL 10 MHz TTL 每个扩展槽1个

三、同步化的建构组件

要在多部设备之间取得同步化,则必须检视频率和触发器的分布。同步化有两种主要模式,但是在探讨这些模式之前,我们必须先定义以下的用语。

取样频率、参考频率、触发器,与主要设备和从属设备

由于并未标准化将测量设备同步化的信号名称,可能会因为设备类型和制造商而有所不同。本文件使用以下名词来指称高速测量设备,以说明用于控制测量的不同类型信号。

取样频率是时间信号,用于控制示波器与信号发生器上的ADC 与DAC,以分别进行模拟转数字与数字转模拟操作。取样频率亦控制数字信号发生器/示波器,于取得或产生数字波型速度时的信号。在大多数的情况下,取样频率是一个周期信号,源自设备上的一个晶体振荡器。晶体振荡器技术的类型包含电压控制式晶体振荡器(VCXO)、温度控制式晶体振荡器(TCXO),与恒温晶体振荡器(OCXO)。

参考频率──许多仪器内含相位锁定环路(PLL)。PLL 可将其输出频率锁定为其输入端口的参考频率。在仪器方面,虽然有许多仪器提供多种可允许的频率做为参考频率,但是常见的频率为10 MHz。PLL 的输出通常就是取样频率。PLL 允许取样频率频率锁定为参考频率频率。因此取样频率的绝对频率准确度与参考频率的频率准确度相同。

触发器信号控制在最高层级时的数据采集。外部事件或触发器是启动采集与信号产生的主要方法。触发器有各种不同的形式,包括模拟、数字,与软件。

主要设备及从属设备──在建立同步化之测量系统时,通常将指定一部设备做为主要设备,其他一或多部设备为从属设备。主要设备负责产生用于控制系统中所有测量设备的信号。从属设备则接收来自主要设备的控制信号。

同步化的目标,是精确地让多部硬设备产生并接收模拟与数字信号。频率与同步的分级之一,称为同质频率(homogeneous timing) 与同步化──2 部设定相同的同样设备,其取样频率之间具有精确的相位关系,同时开始产生并/或采集信号。以下的范例说明同质同步化:

•  2 部示波器以200 MS/s 的速度采集数据,其取样频率之间具有精确的相位关系:在同一时间触发、垂直增益设定、AC/DC 偶合设定、输入阻抗设定、DC 偏移量设定,与模拟过滤器设定皆相同。

前一个范例中有一重要现象,就是同质同步化的许多设定关联。举例来说,示波器前端的增益阶段与模拟过滤器的延迟,将导致前端接头与ADC 之间的延迟。

同质同步化可能意指许多不同的状况。以下的一些例子都可用于说明同质同步化:

•  2 部示波器分别以200 MS/s 与100 MS/s 的速度采集数据,其取样频率之间具有精确的相位关系:在同一时间触发、垂直增益设定、AC/DC 偶合设定、输入阻抗设定、DC 偏移量设定,与模拟过滤器设定皆相同。

•  任意波形发生器与示波器均以100 MS/s 的速度进行取样,其取样频率之间具有精确的相位关系,并在收到触发器信号时,以设定的时间延迟开始操作。

•  1 部示波器、数字信号发生器/分析仪,与任意波形发生器,分别以50 MS/s、200 MS/s,与100 MS/s 进行取样,其取样频率之间具有精确的相位关系,并在收到触发器信号时,以设定的时间延迟开始操作。

以上的例子清楚说明同质频率与同步有许多可能性,得以处理应用方面的需求。各设备上的不同设定,可导致在同一时间点上进行取样的信号/数据发生延迟。关键在于经过同步化的系统校正,这一点将在本文后面进行讨论。

四、同步化模式之一:使用取样频率进行同步化

主要设备可输出触发器信号与取样频率至从属设备,以控制测量系统的运作。举例来说,由多部示波器与信号发生器构成的系统,将具备由主要设备提供的取样频率。如图3 所示,主要设备的取样频率,将直接控制所有设备上的ADC 与DAC 频率。举例来说,NI 动态信号分析仪(如NI 4472 与NI 4461,分别为24 位104 kS/s 与208 kS/s) 即使用这种技术进行同步化,应用于声音与振动测量。

这种模式是最单纯的相位连贯取样模式;多部设备接收相同的取样频率。因此所有设备都获得相同的取样频率正确性、偏移,与抖动。这种模式的缺点在于无法满足所有相位连贯同质频率的需求。

图 3. 使用取样频率进行同步化

五、同步化模式之二:使用参考频率进行同步化

亦可在多部测量设备之间使用相同触发器与参考频率,以达成同步化。在这种模式中,参考频率可以由主要设备提供(主要设备必须内建参考频率),或是由专用的高精度频率来源提供参考频率。

这种模式的优点,即可从单一参考频率取得同样的取样频率,让所有的取样频率皆锁定于此相位。缺点是各设备上的相位连贯取样,并不如直接使用取样频率那样单纯,因为每一部设备的时间都会产生影响,因此必须考虑到设备频率的抖动问题。

PLL 即经常采用此种模式进行同步化,并产生取样频率。

图 4. 使用参考频率进行同步化

图 5. 高速的取样频率使用 PLL 进行同步化。

六、同步化的问题

 

发送频率与触发器以获得高速同步化之设备,遭遇到些许的问题。针对同步化而言,必须协调多部测量设备的潜在因素与时间不确定性;对于高速测量系统而言更是如此。工程师往往在最初的系统设计时间中忽视这些问题,而限制同步化系统的速度与准确性。在发送频率与触发器时的2 个主要问题,即为偏斜(skew) 与抖动(jitter)。

七、取样频率同步化

以本质来说,混合信号测试需要在各仪器上采用不同的取样率,因为模拟波形 I/O 与数字波形 I/O 必须采用不同的取样率;但是均必须进行同步化。更重要的一点,必须在各仪器上,以正确的取样频率边缘进行数据取样。

当不同仪器上的取样频率均为 10 MHz 参考频率的整倍数时,所有的仪器都将拥有与其他仪器同步的取样频率──所有取样频率的提高间距都与 10 MHz 频率边缘 (edge) 相符。如图 6 所示,尽管已锁定相位为 10 MHz 参考频率,但当取样频率不为整倍数时(如 25 MHz),就不能保证取样频率同相 (in phase)。目前使用标准技术来解决这个问题,即同时重新设定所有的 PLL,使得同频率的取样频率变成同相,如图 7 所示。即使此时所有的取样频率皆为同相,但是此解决方法仍然不完全。完全同步化为:从设备到设备的数据时间,位于一个取样频率周期中。完全同步化的关键在于触发,将于下文中讨论。

图 6. 未校准之 25 MHz 取样频率

图 7:使用重设使 PLL 同步化

频率偏斜(skew) 与抖动(jitter)

工程师必须仔细规划取样频率与/或参考频率的发送。举例来说,一个经同步化的测量系统若要以 200 MS/s 取样率,于 20 个通道同时进行取样。则表示要将频率发送到 10 个双通道的示波器。如果取样频率偏斜 1%,则偏斜不能大于 25 ps。这样一个系统看起来极具挑战性。还好,偏斜限制可针对每部测量装备的偏斜进行校正来解决;可以在取样数据中,就偏斜部份加以补偿。真正的问题是频率频率。无论是发送一个 200 MHz 直接取样频率或 10 MHz 参考频率,都会在系统中造成抖动。发送系统的物理性质,在发送频率的准确性上扮演重要角色;如果频率的路径容易受到高频电子噪音的影响,那么频率抖动就会成为明显的问题。针对用于发送高频取样频率的平台,制造、测试,与校正都变得极为昂贵。因此在许多高频系统中,普遍会使用较低频的参考频率来进行校正。图 8 是安装在NI SMC 模块仪器中的典型 VCXO PLL。回路带宽维持在最低,以防止来自参考频率的抖动,同时设备 VCXO 的抖动则低于 1 psrms。这样的系统可以有效地成为一个低抖动的同步系统。

NI 的 PLL 设计中,有一项非常有用的特性,就是使用一颗相位 DAC。使用相位 DAC 时,可将“VCXO 输出”和“输入的参考频率”进行相位对正。表面上,VCXO 输出与参考频率同相;但可能必须将 VCXO 输出略为偏斜,使输出的相位稍微偏斜。当送进各设备中的参考频率因为传送延迟而有些许偏斜时,则该项功能对于校准多部设备的取样频率就非常重要。举例来说,在 NI PXI-1042 的机架中发送 10 MHz 参考频率时,插槽至插槽的偏斜最高有 250 ps,最多有 1 psrms 的抖动。虽然 250 ps 的插槽至插槽偏斜对大部份应用而言没有问题,但可能不适合极高速应用;因为其相位准确度很重要。为了解决这个偏斜问题,相位 DAC 的输出可加以调整,以校正偏斜。在 NI PXI-5422,200 MS/s取样率的任意波形发生器,与 NI PXI-5124,200 MS/s 取样率的示波器中,取样频率的相位/延迟调整为 5 ps,因此使用者在同步化多部设备时,可拥有极大的弹性。

图 8. 具备相位调整 DAC 的 PLL──相位 DAC 使取样频率对应于参考频率的延迟更加有弹性。

触发器偏斜与扭曲

在解决取样频率同步化的问题之后,另外一个主要问题就是发送触发器以启动同步作业。触发器可能来自1 个数字事件,或来自符合触发条件的模拟信号。一般来说,在多信道系统中,其中1 部设备被设定为主要设备,其余的则指定为从属设备。在这个情况下,主要设备将发送触发信号给系统的所有从属设备(包含其本身)。这里出现的2 个问题为触发延迟 (delay) 和偏斜 (skew)。从主要设备发送到所有从属设备时会发生触发延迟,而每部从属设备之间会发生扭曲;此现象虽无法避免,但是此种延迟与偏斜均可加以测量,并进行校正。

然而在测量延迟与偏斜时,所面对的挑战分成两个阶段:

1. 自动测量主要设备和每一部从属设备之间的触发延迟,并进行补偿。

2. 确保从属设备之间的偏斜极小,以确保所有设备皆在同样的频率范围内收到触发器。

将触发信号发送到多部设备,需要将触发信号传送到取样频率的频率范围中,使触发器能在正确的时间点上传送到每一部设备。

在取样频率低于或等于 100 MS/s 时,偏斜会成为触发器正确发送的主要障碍。举例来说,若系统内含10 部 200 MS/s 取样率的设备,每部设备必须在 5ns 的时间范围内收到触发。则此限制对于想要提供 100 MHz 以上频率与同步的平台造成明显负担。触发信号必须以低于取样频率的频率范围发送,否则必须建立1 个未经总线的方式来发送触发器信号(如点对点联机)。这种平台的价格过高,并非使用主流。因此必须采用另外一个发送通道:让触发器信号使用低频率范围,以稳定地发送,并且传送到高速取样频率范围。理想的选择之一,即为同步化触发器信号的发送与 10 MHz 的参考频率。但是,当取样频率并非10 MHz 参考频率的整倍数时,就无法确保2 组适配卡能于同一个取样频率周期中收到触发器信号。为了说明这一点,假设2 部设备拥有图 9 所示之简单回路4,供触发器从 10 MHz 参考频率范围传送到取样频率范围。

图 9. 10 MHz 触发器自参考频率范围传送至取样频率范围

即使设备的取样频率相同,以下的频率图表显示在2 部装置中,无法于相同取样频率周期中看到触发的原因。

图 10. 亚稳定 (Metastability) 在触发器上的效果

第一次触发器的输出(cTrig) 可能发生在过于接近取样频率升高边缘的地方,导致mTrig 变成亚稳定(metastable) 状态。当稳定状态安定下来时,在不同的设备上可能有不同的处理方式,导致将同一个触发器信号视为发生在不同时间的2 个事件。

八、SMC 模块仪器与 TClk

2003 年时,NI 以同步化与内存核心(Synchronization and Memory Core,SMC) 为基础,推出第一代PXI 示波器、任意波形发生器,与数字信号发生器/分析仪。SMC 中使用的关键技术之一,就是供频率与同步应用的T-Clock (TClk) 技术。

TClk

NI 开发1 种同步化的方法,当布署另外的信号频率范围时,可启用取样频率校准,与触发的发送和接收。Tclk 技术的目标包含2 方面:

•  TClk 可针对已相位锁定10 MHz 参考频率,但却未校准的取样频率进行校准。
•  TClk 可正确触发同步化后的设备。

TClk 同步化即具弹性,而且范围广阔;可应用于下列环境中:

•  使用NI PXI-6653 Slot 2 系统频率与控制模块,从单一PXI 机架延伸至多部PXI 机架的同步化,以配合大型通道之用。 
•  同质予异质同步化──使用外部或内部取样频率,以相同或不同取样率运作的设备。 
•  TClk 同步化可以运用在模式一与模式二中,如上文所描述。

图 11. 使用 NI PXI-6653 系统频率与控制模块进行多机架同步化;由主控机架发送 10 MHz 参考频率至所有的从属机架。NI MXI-4 可控制所有的从属机架。

TClk 同步化的目的,是让设备能够同时对触发器响应。“同时”指在同取样时段中,而且尽可能校准其取样频率。达成 TClk 同步化的方式,是让每一部设备根据取样频率产生一个触发频率 (TClk)。触发器与 Tclk 脉冲进行同步化。从外部来源接收的触发器,或是在内部自行产生的设备,将于 TClk 的负缘 (falling edge) 上传送信号至所有设备(包含本身)。TClk 频率低于取样频率与 PXI 的 10 MHz 参考频率,以配合 NI PXI-1045 的18 槽机架(从插槽 1 至插槽 18 之间的传播延迟,可能会延长至数个毫微秒)。如果应用程序呼叫多部机架时,传播延迟高于一般正常机架间的延迟,则可设定 TClk 频率。

此时即出现“实时”数据采集的问题;如果符合触发器条件,而且必须触发 10 部示波器,那么由于触发器对 TClk 的同步化操作,潜在的问题就会浮现。处理这个问题的方法,是使用设备样本内存缓冲区中的触发前样本与触发后样本。所有的 TClk 设备,均能接受因触发器对 TClk 进行同步化而造成的时间延迟。举例来说,将10 部示波器设定为同时采集 10,000 个样本。取样率为 200 MS/s (取样时间5 ns),而引用之 TClk 频率则设定为 5 MHz (取样时间200 ns)。这表示因 TClk 对触发器同步化所导致的采集延迟,可能高达 40 个样本。TClk 设备的设计会自动填补内存缓冲区,以补偿触发事件和开始采集之间的延迟,而 NI-TClk 驱动程序软件会自动调整所有示波器上的时间标记,以反应开始采集与触发事件之间的时间关系。

使用内部(PXI) 参考频率,或使用者参考频率进行TClk 运作的概述

 

所有设备以下列的方式进行同步化。请参阅图 12 的计时图表,了解取样频率的校准;图 13 则说明触发器的发送与接收。

1. 每部设备都设定1 个取样频率,并且设定为接收TClk触发器。

2. NI-TClk 软件根据取样频率与设备数目,来自动计算TClk 频率,每部设备皆产生TClk (自该设备的取样频率而来)。

3. PXI 10 MHz 参考频率(在PCI 环境中,则使用某一个设备的内建参考频率) 发送至所有设备,锁定所有设备的取样频率相位。

4. 每一部设备的取样频率相位皆锁定于10 MHz 参考频率,但是在这个阶段中,并不一定和彼此同相(in phase)。

5. 一个称为同步脉冲频率(Sync Pulse Clock) 的时间信号,将通过PXI 触发器总线(在PCI 适配卡上则通过RTSI 总线),发送给所有频率类似参考频率的设备。10 MHz 参考频率在此除了是参考频率之外,也扮演同步脉冲频率的角色。

6. 当PXI 触发器总线(在PCI 适配卡上则为RTSI 总线) 上的同步脉冲频率(10 MHz 参考频率) 够高时,即从其中一部设备产生同步脉冲。

7. 在收到同步脉冲时,每设备经过初始化,以寻找同步脉冲频率的第一个正缘(rising edge)。

8. 在侦测到同步脉冲频率的第一个正缘时,每部设备均程序设计为测量此正缘和TClk 设备第一个正缘之间的时间。所有设备均会测量这2 道正缘之间的时间。

9.所有设备上的TClk 测量结果,将比较另一个TClk 参考测量(NI-TClk 驱动程序会自动选择其中一部设备),而且所有设备的取样频率与TClk,均藉由调整所有设备上的相位DAC 输出,以自动进行校准。

10. 在校准所有设备的取样频率之后,触发器信号即从指定的主要设备,通过TClk 发送至其他所有设备。触发器信号随着主要设备的TClk 负缘发送,所有的设备都被设定于TClk 的下一个正缘时,启动信号产生或采集。这个信号也通过PXI 触发器总线(PCI 适配卡则通过RTSI 总线) 来发送。请参阅图13。

T-Clock 同步化有2 项属性可影响此方法:

•  同步脉冲的发送对于TClk 同步化而言极为重要。同步脉冲必须到达每一部设备,让每一部设备在进行TClk 测量时,都寻找同步脉冲频率的同一段正缘。偏斜(skew) 不能超过同步脉冲频率的期间。只要同步脉冲频率期间为100 ns,这个问题很容易就可以解决。TClk 同步化可轻易地从在一部机架内扩充到数10 部机架,因为每呎50 奥姆缆线的标准延迟是2 ns。

•  取样频率校准的正确性与同步脉冲频率(参考频率) 的偏斜息息相关。参阅图12,则可看到2 部设备接收到的参考频率均产生偏斜。假设已校准2 部设备的TClk 测量的同步脉冲频率;2 个TClk 测量之间的差异用于移动取样频率,使之进行校准。同时在下一节中我们也可以看到,利用目前的技术,可以达到2 个层次的效能:实时效能与校正效能。

图 12. 使用 TClk 校准取样频率的时间图表。

图 13. 使用 TClk 进行触发器发送的时间图表

概论:以用户提供之外部取样频率进行TClk 作业

在这个图表中,TClk 同步化不会校准各设备上的取样频率,因为是略过 PLL 回路,从外部提供取样频率。TClk 同步化确保启动/停止触发器的发送,使每一部设备都在同样的取样频率边缘开始及停止采集/产生信号。TClk 达成这项操作的方式是采用和以上所介绍的、从取样频率取得 TClk 以发送触发器信号的相同方法。

在这里,正确的取样频率校准工作由你供应的取样频率来负责。为了确保最佳的效能,在取样率高于 100 MS/s 时,应该使用同长度的缆线,从频率来源连接至系统中的每一部设备,提供低抖动取样频率(小于 1 psrms)。

参阅图13,可了解触发器发送与接收的情形。

1. 每一部设备皆设定为接收TClk 触发器与外部取样频率。

2. NI-TClk 自动根据取样频率与设备数量计算TClk 频率。然后,各设备根据设备的取样频率产生TClk。

3. 触发器信号使用TClk,从指定的主要设备发送至其他所有的设备;触发器信号随着主要设备的TClk 负缘发送,所有的设备都设定于TClk 的下一个正缘时启动信号产生或采集。此信号也通过PXI 触发器总线(PCI 适配卡则通过RTSI 总线) 来发送。请参阅图 13。

九、TClk 技术的性能

实时性能

多部设备若要获得稳定的同步化,可以将设备加入PXI 机架中,再使用NI-TClk 软件来执行这些设备(请参阅图14 的说明)。关键的软件组件包括3 个VI/函式,而使用者必须设定其参数。

图 14. 在多部任意波形发生器和示波器之间,使用 TClk 同步化的 LabVIEW 程序区──NI TClk 提供的3 个 VI/函式将设备同步化

在NI PXI-1042 机架中,TClk 同步化可于各设备间偏移低于1ns 的情况下,使各设备同步化。标准的偏移范围在200 ps 至500 ps 之间。各设备之间的信道对信道抖动(jitter),将受到设备的内蕴系统抖动影响。举例来说,NI PXI-5421 为100 MS/s 取样率,16位分辨率的AWG 系统总抖动量为2 psrms。由TClk 同步化的NI PXI-5421 设备,该信道对信道抖动通常低于5 psrms。使用NI PXI-5122 的100 MS/s 取样率、14位分辨率示波器时,其信道对信道抖动常低于10 psrms。

图 15. 2 部示波器进行 TClk 同步化的实时效能

图15 中的LabVIEW 人机接口,正测量安装于NI PXI-1042 机架中的2 组NI PXI-5122 之间偏移量。在这个测量设定中,偏移量约为523 ps。每示波器皆设定为以100 MS/s 取样率,对同样5 MHz 的方波进行取样。信号使用同样长度的缆线,分开输入各示波器中。信道对信道抖动大约是6 psrms。数据是由方波的49,998 个过零(zero crossing) 所编译出来的。直方图中的高斯分布,反应出抖动是由随机噪声产生的,而不是系统中的固定噪声源。

图 16:以 TClk 同步化的 NI PXI-5421 任意波形发生器信道对信道抖动测量

图16 是对2 部以TClk 同步化的NI PXI-5421 任意波形发生器,所进行的信道对信道抖动测量。2 部设备都设定为以100 MS/s 取样率产生1 个10 MHz 方波。此为Tektronix 高效能抖动测量通信信号分析仪(CSA) 8200平台上,以80E04 TDR 模块所进行的测量。图16 中的直方图数据反应出信道对信道抖动低于3 psrms。直方图所回报的数据并非信道之间的偏斜;而是从方波的过零触发,到受测量方波的下一个正缘之间的延迟(亦即1 个通道用于触发第2 个通道的过零测量)。直方图呈现测量结果,并反应出信道对信道抖动的情形。

校正TClk 同步化

正如先前所提到的,标准的偏斜范围可能在 200 ps 至 500 ps 之间。这个偏斜范围可能无法满足部份应用程序的要求,因为此测量要求通道间必须要有更高的相位准确度。在这种情况下必须进行手动校正。手动校正可以将设备间的偏斜降至 30 ps 以下。图17 的 LabVIEW 人机界面显示 NI PXI-5122,100 MS/s 取样率示波器,与NI PXI-5124,200 MS/s 取样率示波器之间的偏斜。可发现偏斜是大约是 15 ps,信道与信道间的抖动大约是 12 psrms。数据是由方波的 10,000 个过零点编译而得。

图 17. 经校正的 2 部示波器TClk 同步化──100 MS/s 取样率的NI PXI-5122,与 200 MS/s 取样率的 NI PXI-5124──典型的偏斜大约是15 psrms,信道与信道间抖动大约是12 psrms。

图 18. 手动校正 TClk 同步化的 NI PXI-5421 任意波形发生器 10 MHz 方波负缘放大图──偏斜大约是 20 ps。

图18 为使用CSA 8200 进行手动校正TClk 同步化的2 部NI PXI-5421 任意波形发生器,中间所产生的偏斜。注意:偏斜约为20 ps。2 部设备产生的波形是一道10 MHz 方波。

手动校正包含使用 PLL 回路(参考图8) 中的相位调整 DAC,以调整各设备的取样频率。举例来说,在将2 部任意波形发生器进行同步化时,同步化之输出可通过高速示波器加以检视,而 AWG 的取样频率也可使用相位调整 DAC 移到其它设备。通过这个手动过程,多部任意波形发生器之间的偏斜,可从数百个兆分之一秒(picosecond) 减少到 30 ps 以下。

在对2 部示波器进行同步化时,会使用同样长度的缆线,将1 个低相位噪声信号输入每示波器中。偏斜可以用软件来测量,示波器的取样频率也可根据其他示波器的相对关系进行调整。同样的方法亦用于数字波形发生器/分析仪的同步化。

可用高分辨率调整取样频率。在 100 MS/s 取样率的设备上(如 NI PXI-5122、NI PXI-5421,与 NI PXI-6552),取样频率的延迟调整分辨率为 10 ps,可调整为±1 个取样频率期间 (10 ns)。在 200 MS/s 取样率的设备上(如 NI PXI-5422 与 NI PXI-5124),调整分辨率为 5 ps,则可调整为 ±1 个取样频率期间 (5 ns)。因此,设备之间的偏斜可进行精确手动校正。

关键字:T-Clock技术  PXI  同步测试

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/article_2016071916257.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
T-Clock技术
PXI
同步测试

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved