关于高速多通道虚拟逻辑分析仪

2015-07-15 09:33:41   来源:dzsc   

关键字: 高速多通道  虚拟逻辑分析仪

  1 引 言

  逻辑分析仪的测试对象是数字系统中的数字信息[1]。为了满足现代数据域的检测要求,逻辑分析仪应具有高的采样速率和足够多的输入通道。本文基于虚拟仪器的概念,主要论述以PC586为基础400MHz/102通道逻辑分析仪设计原理和方法,重点阐述系统控制电路设计和系统软件设计。

  2 虚拟逻辑分析仪体系结构

  图1为PC环境下的400MHz/102通道虚拟逻辑分析仪控制与采集系统总体构成原理框图,主要包括数据采集、探头、触发跟踪、时序变换与生成,测试接口等部分。该系统输入采集由3个模块构成,每个模块有32个数据通道(另附加2个时钟通道),采用完全相同的功能结构。第3个模块附加了时钟输入与输出、控制等功能。采用该结构的主要原因,一是避免主采集板过大,元件过密造成散热方面的困难(因高速工作的器件较多),二是系统结构灵活,可以根据需要选32、64、96路组态方式。

  该逻辑分析仪的控制和管理、数据处理以及数据显示卢内嵌计算机完成。因此,系统硬件的设计主要集中在高速数据捕获以及与微机的接口,而软件设计主要在系统管理、数据的后处理及数据显示。

 

  图1 400MHz/102通道虚拟逻辑分析仪原理框图

  3 系统硬件设计

  400MHz/102通道虚拟逻辑分析仪中的高速数据捕获是由控制电路完成触发控制、数据存取控制而实现的,控制电路同时实现与微计算机的接口。

  3.1 数据存储原理

  作状态分析时,逻辑分析仪与被测系统同步工作。为了使存储器存储的状态数据与被测系统运行的数据流一致,则应满足:

  DATA*/FWEN=f(sclk,trw,dtc)*data      (1)

  式(1)中,DATA为逻辑分析仪存储的数据;/FWEN为逻辑分析仪主要存储器FIFO的写使能控制;sclk为状态(外部)时钟;trw为触发字;dtc为数据控制;data为被测系统数据。由式(1)知下式:

  DATA=data                 (2)

  成立的条件是/FWEN信号与sclk、trw、dtc信号必须符合严格的关系。根据数字系统可测性设计中可控性理论,应用CAMFLOT[2]法(Computer Aided Measure For Logic Testability),有:

 

  式(3)~(4)中,CY为可控程度,其值ε(0,1);CTF为可控传递因子;N(0)、N(1)为在电路输入端加所有不同输入值时,电路输出端出现“0”和“1”的总次数。由式(3)知,当可靠置位sclk、trw、dtc等控制信号,可计算出:

  CY(/FWEN)=1                (5)

  即,/FWEN完全可控,从而保证DATA=data。

  作定时分析时,逻辑分析仪与被测系统异步工作。此时,需满足:

  DATA*/FWEN=f(trw)*data           (6)

  同时取采样频率为被测系统工作频率的5~10倍,即可有效存储所需观察的数据流,得到足够的观察范围和满意的时间分辨力。

[1] [2]
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
编辑:什么鱼
本文引用地址: http://www.eeworld.com.cn/Test_and_measurement/2015/0715/article_12340.html
[发表评论]
[加入收藏]
[打印本页]
[关闭窗口]
[返回顶部]
[RSS订阅]
小广播
每日新闻
最热点击
本周热门资源推荐
EEWORLD独家
论坛精华
精选博文