datasheet

时钟的抖动及相噪分析

2015-05-13来源: ednchina关键字:时钟  抖动  相噪分析
抖动测量一直被称为示波器测试测量的最高境界。传统最直观的抖动测量方法是利用余辉来查看波形的变化。后来演变为高等数学概率统计上的艰深问题,抖动测量结果准还是不准的问题就于是变得更加复杂。

 

时钟的特性可以用频率计测量频率的稳定度,用频谱仪测量相噪,用示波器测量TIE抖动、周期抖动、cycle-cycle抖动。但是时域测量方法和频域测量方法的原理分别是什么? TIE抖动和相噪抖动之间的关系到底是怎么推导的呢? ScopeArt先生就常遇到类似的问题,为此,特向本文作者主动邀稿。 作者是高人,但很低调。他为此文花费了很多时间,最终奉献给大家的这篇文章很干货。希望对仍然纠结在抖动的迷雾中的朋友们有所启发。

 



抖动是衡量时钟性能的重要指标,抖动一般定义为信号在某特定时刻相对于其理想位置的短期偏移。这个短期偏移在时域的表现形式为抖动(下文的抖动专指时域抖动),在频域的表现形式为相噪。本文主要探讨下时钟抖动和相噪以及其测量方法,以及两者之间的关系。

 

1 抖动介绍

抖动是对时域信号的测量结果,反映了信号边沿相对其理想位置偏离了多少。抖动有两种主要成分:确定性抖动和随机抖动。确定性抖动是可以重复和预测的,其峰峰值是有界的,通常意义上的DJ是指其pk-pk值;随机抖动是不能预测的定时噪声,分析时一般使用高斯分布来近似表征,理论上可以偏离中间值无限大,所以随机抖动是没有峰到峰边界的,通常意义上的RJ指标是指其RMS值,可以根据其RMS值推算其在一定误码率时的值。目前最常用的分析方法是使用双狄拉克模型。该模型假定概率密度函数两侧的尾部是服从高斯分布的,高斯分布很容易模拟,并且可以向下推算出较低的概率分布。总抖动是RJ和DJ概率密度函数的卷积。

pic_01.jpg

但是,业界对于高斯分布能否精确地描绘随机抖动直方图的尾部还存在争议。真正的随机抖动是遵守高斯分布的,但实际的测量中多个低幅度的DJ会卷积到一个分布函数,这导致测量出的概率密度分布的中心接近高斯分布,而尾部却夹杂了一些DJ。所以,真正的RJ可能只占高斯模型的抖动的一部分,测量中RJ可能被放大了,同时总抖动也会被放大。

 

2 抖动测量

 

时钟抖动通常有三种测量方法,对应于TIE(Time Interval Error 时间间隔误差)、period(周期抖动)和Cycle-Cycle(相邻周期抖动)三种抖动指标。

 

TIE抖动(时间间隔误差),以被测时钟沿与理想时钟沿之间的时间差为样本,即以图中的TIEn为样本,通过对很多个样本进行统计分析,表征时钟沿与理想时钟沿偏离值的变化、分布情况,如下图所示:

pic_02.jpg

Period Jitter(周期抖动),以时钟信号的周期做样本,即以图中的Pn做样本,通过对很多个样本进行统计分析,表征时钟信号周期Pn的变化、分布情况,对于保证数字系统中的建立保持时间规范很有意义。如下图所示:
 

pic_03.jpg

Cycle-Cycle Jitter(Cycle-Cycle抖动),以时钟信号相邻周期的差值做样本,即以图中的Cn做样本,通过对很多个样本(1K~10K)进行统计分析,表征时钟信号相邻周期变化值的变化、分布情况,一般用于需要限制频率突变的场合。如下图所示:

pic_04.jpg
TIE、Jperiod和Jcycle-cycle三种抖动指标之间的关系如下:
TIE的微分可以得到周期抖动。
fomular_00.jpg
其中,Δtpn为周期抖动, tn为实际周期,T0为理想周期,ΔtIEn为TIE抖动。
 
周期抖动(period jitter)的微分可以得到cycle-cycle jitter。
fomular_00_1.jpg

其中,Δtcn为周期抖动, tn为实际周期,Δtpn为周期抖动。[page]


三者的关系可以用下图表示:

pic_05.jpg

 

3 相噪介绍

相位噪声反映的是单载波信号的频谱纯度,如果没有相位噪声,信号的所有功率都应集中在其振荡频率f0处(下图左Carrier),这个理想信号用Asin(ωt)表示。由于存在相位噪声(下图左Noise),相当于在理想信号上调制了一个Φ(t)相位信号,此时整个信号表示为Asin(ωt+Φ(t))。在频谱上体现为一部分功率扩展到相邻的频率中去,形成边带(下图右)。相噪定义为单边带某一给定偏移频率fn处1Hz带宽内的功率Pn与信号总功率Ps比值的对数,即 10lg(Pn/Ps),相噪以dBc/Hz@fn为单位来表示。这里dBc的含义是某频点功率与信号总功率的比值(下图右),对应于时钟相位偏移与时钟周期的比值。

pic_06.jpg

4 相噪测量

相噪测量一般使用相噪仪进行,由于技术发展,现在相噪仪不仅可以测量相噪,还可以分析电源等其它信号的噪声,所以相噪仪也称为信号分析仪。相噪仪的原理与频谱仪类似,但是更加精密,并增加了一些特定的分析功能,因此使用频谱仪也可以粗略地测试相噪。相噪仪测试相噪有多种测量方法,但使用最广泛的还是频谱分析法和鉴相法这两种测量原理。

 

4.1 频谱分析法
频谱分析法是对时钟信号进行频谱分析,先测量信号总功率Ps,再测量某一偏移频率出的功率Pn,再经过计算便可得到该被测时钟的单边带相位噪声。频谱分析法是一种简单直接的相噪分析技术,适宜于测量漂移较小但相位噪声相对较高的信号;但是频谱分析法不能分辨出调幅噪声和相位噪声,测试波形不太完美的时钟信号相噪时会存在较大误差;另外由于频谱仪的动态范围和最小分辨带宽的限制,测量精度受限。

 

4.2 鉴相法

鉴相法采用外差混频方式将被测时钟信号转化至中频,在中频用一个锁相环提取出被测时钟信号的载波信号,再将该信号与被测信号正交鉴相,从而提取被测时钟信号的相位噪声Φ(t) ,处理后得到频域相噪SΦ(f) ,进一步积分可以得到L(f) ,L(f)对应于RMS相噪。鉴相法的优点是动态范围大,相噪电平采用低噪放大器提高灵敏度,并且可以分辨调幅噪声和相位噪声。

pic_07.jpg

另外,鉴相法还可以进一步增加互相关技术来增加灵敏度。互相关技术是将两路鉴相法组合起来,对其输出信号执行互相关操作。待测时钟的噪声通过每路通道仍然是相关的,不受互相关影响;每路通道内部产生的噪声是不相关的,被互相关操作抑制。引入互相关技术后无需特别精密的器件就可以实现更高的测量灵敏度。

pic_08.jpg
 
5 抖动与相噪分析及转换

5.1 相噪转化为抖动的计算

相位噪声到抖动的转化,可以有如下的公式推导。

频率f1到f2的相噪频谱积分可得到相噪Φ(t)的RMS值的平方(RMSΦ(t))2:

fomular_01.jpg

其中,SΦ(t)为相噪频谱,L(f) 为积分后的相噪。由于相噪曲线为不规则曲线,运算量很大,实际测量时该积分运算由仪器完成。[page]

pic_09.jpg
 
总的信号可以表示为以下函数:
fomular_02.jpg
其中C(t)表示总的信号,Φ(t)表示调制其上的相位噪声。将Φ(t)与周期/频率结合起来可以得到TIE抖动的表示为:
fomular_03.jpg
另有,TIE抖动的RMS值为:
fomular_04.jpg

其中,L(f)是关心频段内相噪的积分。

从下面的测量可以得到10Hz到30MHz的积分相噪是-51.5dBc,以该测量为例计算:

fomular_05.jpg

UI=1/999.999992MHz≈1ns

RMS JTIE=3.763mrad*1ns/ 2π =0.215° *1ns/360°=0.5972ps

pic_10.jpg
 

5.2 相噪与抖动测量值的比较

下面四幅图分别是时域的TIE、Jc-c、Jperiod和频域的相噪,可以看到四个测量值有很大的差异,原因可能有以下几点:
•  相噪测试时设定了具体的积分带宽,这个带宽一般在几十兆Hz以内。而时域抖动测试并没有带宽限制,其带宽限制只取决于示波器仪器本身;
•  仪器在测量过程中引入噪声,这里示波器的底噪大于相噪仪,引入的噪声会更大些;
•  相噪仪只是观察到每一个时刻的噪声,示波器可以累积观察一段时间的噪声;
•  相噪测试时以输入信号本身的频率作为基频,忽略了信号的频偏;而示波器测量TIE时会以理想时钟作为参考。

pic_11.jpg
 

6 小结

抖动测量就像是盲人摸象,每种方法都有其局限性。工程师需要深入了解系统的抖动的要求,以及各种抖动测量技术的原理和优劣,根据需要选择合适的抖动测量评估方法。

关键字:时钟  抖动  相噪分析

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2015/0513/article_11740.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:开关电源测量的经验总结
下一篇:由系统级芯片外置实时时钟晶体信号测量引发的思考

关注eeworld公众号 快捷获取更多信息
关注eeworld公众号
快捷获取更多信息
关注eeworld服务号 享受更多官方福利
关注eeworld服务号
享受更多官方福利

推荐阅读

Silicon Labs推出全新PCI Express Gen 5时钟和缓冲器

Si5332任意频率时钟、Si522xx PCIe时钟系列和Si532xx PCIe缓冲器系列    率先提供兼容PCIe Gen 5的解决方案 Silicon Labs日前推出了满足最新一代PCI Express®(PCIe®)5.0规范的完整时钟解决方案组合,能够提供同类最佳的抖动性能,且具有显著的设计余量。Si5332任意频率时钟系列产品可生成抖动性能达140fs RMS的PCIe Gen 5参考时钟,优化了PCIe SerDes性能,且同时满足Gen 5规范并有余量。Si5332时钟能够生成PCIe和通用频率的任意组合,可在各种应用中实现时钟树整合。 
发表于 2019-04-17
Silicon Labs推出全新PCI Express Gen 5时钟和缓冲器

单片机时钟的解析

时钟周期       时钟周期也称为振荡周期,定义为时钟脉冲的倒数(时钟周期就是单片机外接晶振的倒数,例如12M的晶振,它的时钟周期就是1/12us),是计算机中的最基本的、最小的时间单位。       在一个时钟周期内,CPU仅完成一个最基本的动作。时钟脉冲是计算机的基本工作脉冲,控制着计算机的工作节奏。时钟频率越高,工作速度就越快。       8051单片机把一个时钟周期定义为一个节拍(用P表示),二个节拍定义为一个状态周期(用S表示)。机器周期       计算机中
发表于 2019-04-16
单片机时钟的解析

STM8S 三种时钟源的配置HSE\HSI\LSI的配置

1. 关于HSE的时钟配置为主时钟static void CLK_Config(void){    CLK_DeInit();  // 初始化    CLK_HSECmd(ENABLE); //使能HSE   CLK_ClockSwitchConfig(CLK_SWITCHMODE_AUTO, CLK_SOURCE_HSE, DISABLE,                               
发表于 2019-04-12
STM8S 三种时钟源的配置HSE\HSI\LSI的配置

stm8L时钟配置RTC配置

 介绍电池在满足MCU最小供电状态下,无论MCU是运行、低功耗或重启状态,RTC一直处于工作状态。 主要特性如下:日历功能周期唤醒事件触发脉冲输出 配置RTC时钟源RTC时钟源可选HSE,LSE,HSI或LSI。 为确保RTC精确工作,要求系统时钟(SYSCLK)必须等于或大于4*RTCCLK值。如果系统时钟(SYSCLK)为LSE或LSI,则RTC时钟必须等于系统时钟(SYSCLK),并且禁用RTC同步机制(置位RTC_CR1寄存器RATIO位)。配置RTC时钟源为LSE,1分频,即32768Hz。 1. 等待CLK_CRTCR:RTCSWBSY位复位,然后设置CLK_CRTCR
发表于 2019-03-29
stm8L时钟配置RTC配置

STM32F4时钟配置

看了下时钟树按照http://blog.csdn.net/louyangyang91/article/details/51374924这个博文配置了,结果发现UART波特率不对,但是MOC1\2都是正常输出(168M/5分频输出),蒙了很久才发现 USART_Init(USART1, &USART_InitStructure); 这个函数内部会调用RCC_GetClocksFreq(&RCC_ClocksStatus);这个函数来得到PCLK1\PCLK2等系统时钟,进入这个函数看其内部发现它调用了一个HSE_VALUE的宏定义,继续定位发现居然是#if !defined  (HSE_VALUE
发表于 2019-03-18

MSP430时钟定性分析

1.时钟参数1.1 宏定义时钟注释//宏定义外接时钟,设置时钟很重要#define EXTAL_IN_XT1_HZ   (  32768)#define EXTAL_IN_XT2_HZ   (4000000)//宏定义内部REFO,VLO时钟频率#define VLOCLK_FREQUENCY  (  10000)#define REFOCLK_FREQUENCY (  32768)1.2 时钟来源 switch(clk) {  case CLOCK_XT1    :g_sClock.CLK.nHZ
发表于 2019-03-14
MSP430时钟定性分析

小广播

更多相关热搜器件

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2019 EEWORLD.com.cn, Inc. All rights reserved