数字存储示波器的设计

2015-05-04 09:25:53   来源:elecfans   

关键字: 数字存储  示波器

一、实验目的                                                                         

1.掌握数字示波测量的基本原理。
2.熟悉数字存储示波器的硬件结构。
3.掌握虚拟数字存储示波器的CVI软件设计。

二、实验要求

  设计虚拟数字存储示波器
  (1)设计一个包含耦合方式选择、伏/格调整、触发源选择、时基选择等基本功能的虚拟数字存储示波器界面,要求显示屏水平刻度为10div,垂直刻度为10div。 
  (2)在完成内容(1)的基础上实现幅值、时基可调的虚拟双踪数字存储示波器。
   要求:①垂直灵敏度至少包含50mV/div、0.1V/div、0.5V/div、1V/div四档;②扫描速度至少包含0.1u/div、1u/div、10u/div、100u/div、500u/div、1m/div、10m/div、0.1s/div八档;③增加双踪示波功能,能同时显示两路被测信号波形。
  (3)数据处理设计
   要求:①显示被测信号幅值包括:有效值、峰峰值、平均值;②显示被测信号的频率值。
  (4)在电子测量实验箱中示波器硬件提供32K存储深度的基础上设计波形存储、回放功能。

三、实验器材

1.SJ-8002B电子测量实验箱                         1台
2.计算机                                         1台
3.信号源(也可以使用平台的DDS信号源)            2台
4.Q9线                                           1 条
5.示波器                                         1台

四、实验原理

  4.1 数字示波器原理

  数字存储示波器是用 A/D 变换器把模拟信号转换成数字信号,然后把数据存储在半导体存储器 RAM 中。当有需要时,将 RAM 中存储的内容调出,通过 LCD 用点阵或连线的方式再现波形,其原理框图可以参考图1。在这种示波器中信号处理和信号显示功能是分开的,它的性能主要取决于进行信号处理的AD、RAM 和微处理器的性能。由于采用 RAM 存储器,可以快写数慢读数,使得即使在观察缓慢信号时也不会有闪烁现象。

  4.2 虚拟数字存储示波器组成

                              图1    虚拟数字存储示波器

    虚拟示波器将计算机和测量系统融合于一体,用计算机软件代替传统仪器的某些硬件的功能,用计算机的显示器代替传统仪器物理面板。通过相关的软件可以设计出的操作方便、形象逼真的仪器面板,不仅可以实现传统示波器的功能,而且具有存储、再现、分析、处理波形等特点,还可以进行各种信号的处理、加工和分析,完成各种规模的测量任务。而且仪器的体积小、耗电少,方便携带,可以在不同的计算机上使用。
   因此,在SJ-8002B中,也引用了虚拟数字存储示波器的原理来实现数据的采集。其中的信号调理、AD转换、存储数据的SRAM以及控制逻辑都在是实验平台中,计算机主要起到了数据的处理和显示的作用。

   4.3 SJ-8002B电子测量实验箱示波器硬件结构

   4.3.1测试范围及采集参数调整范围
   测试电压幅度范围:-20V~+20V(峰峰值)
   测量频率范围:1Hz~1MHz
   采样时钟:


timebase序号

0

1

2

3

4

5

6

7

8

9

采样时钟频率

20M

20M

20M

20M

20M

20M

20M

20M

20M

20M

timebase序号

10

11

12

13

14

15

16

17

18

19

采样时钟频率

10M

5M

2.5M

1M

500K

250K

100K

50K

25K

12.5K

   可程控增益:


Div序号

0

1

2

3

4

5

6

7

8

9

通道总增益A

20

10

5

2

1

0.5

0.2

0.1

0.05

0.02

   数据缓存深度:64KB
   对采集的数据进行分析,显示波形的峰值、平均值、有效值和频率、周期等参数。

   4.3.2 硬件原理图

                                   图2  SJ8002B示波器硬件原理图

   图2为示波器模块的原理框图。由图可见,高速采集的双通道是完全独立的,因此可以完成多种不同的测试任务,实现虚拟双踪数字存储示波器的各种功能。

   4.3.3 控制逻辑
   示波器的硬件控制主要分为数据写入(采集)和数据读出(显示)两个部分。其中控制逻辑全部都在存储在CPLD内部,如图3所示:

 

                                 图3  示波器的硬件控制逻辑

    Ain1和Ain2通道接入同样的采样时钟,同时进行转换。转换后的数据经过缓冲器,送至SRAM锁存。当一次采集完成后,由主机读回数据,进行进一步的处理,如滤波、显示等。
   数据写入:AD9288在采样时钟CLK的控制下,将两路输入模拟信号数字离散为8bit数字信号经过数据缓冲器送至SRAM。地址由同一个地址计数器提供,该地址计数器为加/减计数器(采集数据时递增,读取时递减)。这样,每次采集所得数据都会顺利的存入SRAM中。

    4.3.4采集部分
   采集部分的关键器件是ADI公司的AD9288,它是8bit双通道含有采样保持电路的单片集成的模/数转换器,具有低功耗、体积小、动态特性好、易于实用的特点。双8bits、40MSPS,低功耗(每个通道90mw),SNR=47DB(在41MHz时),每个通道的模拟输入范围1.024Vp-p,中心电平Vin0=1/3 Vdd,3.0V模拟供电(2.7V-3.6V),两种数据输出模式(补码或原码),电平兼容TTL/CMOS。

    4.3.5 调理电路
    由于AD9288采用了差分输入,所以需要将实验板的模拟输入的直流耦合单边信号,无失真的转化为差分信号,并将信号的幅度进行平移,以满足AD9288 0.5~1.5V的输入要求。采用了如下的通道电路实现信号的转换。

                             图4 差分信号转化电路

   电路中,U1是一个跟随器,作用是阻抗匹配;差分信号的产生采用了2个运算放大器,其中U2是作为输入的同相放大器,U3是作为输入补给的反相放大器。两个二极管和U4组成了信号平移部分。

   4.3.6 衰减和增益控制电路
    由于示波器的测试范围(-20V~+20V)比AD9288的测试范围(0.5V~1.5V)宽,因此,在采集电路的前端加入信号衰减和信号增益两级幅度调整电路,保证测量的正确性以及提高测量的精确度。

[1] [2] [3]
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

推荐阅读

编辑:什么鱼
本文引用地址: http://www.eeworld.com.cn/Test_and_measurement/2015/0504/article_11614.html
[发表评论]
[加入收藏]
[打印本页]
[关闭窗口]
[返回顶部]
[RSS订阅]
小广播
每日新闻
最热点击
本周热门资源推荐
EEWORLD独家
论坛精华
精选博文