信号完整性与电源完整性的仿真分析与设计

2015-03-13 10:08:01   来源:eechina   

关键字: 电源完整性  仿真分析  信号完整性

信号完整性是指信号在通过一定距离的传输路径后在特定接收端口相对指定发送端口信号的还原程度。在讨论信号完整性设计的性能时,如果指定不同的收发参考端口,就要用不同的指标来描述信号还原程度。通常情况下指定的收发参考端口是发送芯片输出处及接收芯片输入处的波形可测点,此时,主要使用上升/下降及保持时间等指标来描述信号还原程度。当指定的参考收发端口是信道编码器输入端及解码器输出端时,就要用误码率来描述信号还原程度。电源完整性是指系统供电电源在经过一定的传输网络后在指定器件端口相对该器件对工作电源要求的符合程度。同样,对于同一系统中的同一个器件,如果指定的端口不同,那么对正常工作的电源要求也不同。通常情况下指定的器件参考端口是芯片电源及地连接引脚处的可测点,此时该芯片的手册中应给出该端口处的相应指标,常用的有纹波大小或电压最大偏离范围。 

一个典型背板信号传输的系统示意图如图1所示。本文中系统一词包含信号传输所需的所有相关硬件及软件,包括芯片、封装与PCB板的物理结构,电源及电源传输网络,所有相关电路实现以及信号通信所需的协议等。在设计时,需要硬件提供可制作的支撑及电信号有源/无源互联结构;需要软件提供信号传递的传输协议以及数据内容。但是,由于这些支撑与互联结构会对电信号的传输呈现出一定的频率选择性衰减,因此,会对信号及电源的完整性产生影响。同时,在相同的传输环境下,不同传输协议及不同数据内容的表达方式具有不同的适应能力,因此,需要进一步根据实际的传输环境来选择或优化可行的传输协议及数据内容表达方式。  

\
    
图1 背板信号传输的系统示意图 

版图完整性问题、分析与设计 

上述背板系统中的硬件支撑及无源互联结构基本上都在一种层叠平板结构上实现。这种层叠平板结构可以由3类元素组成:正片结构、负片结构及通孔。正片结构有时也被称为信号层,该层上的走线大多为不同逻辑连接的信号线或离散的电源线,在制版光刻中所有的走线都会以相同图形的方式出现;负片结构有时也被称为平面层(细分为电源平面层和地平面层),该层上基本是相同逻辑的一个或少数几个连接(通常是电源连接或地连接),用大面积敷铜的方式实现,在光刻工艺中用相反图形来表示;通孔用来进行不同层之间的物理连接。目前的制造工艺中,芯片、封装以及PCB板大多都是在类似结构上实现的。 

版图完整性设计的目标在于为系统提供足够好的信号通路以及电源传递网络。电流密度分布对于版图完整性设计与分析有着重要的意义,这是因为电流密度可以直观地显示信号的寄生耦合位置以及强度,从而帮助版图调试者有针对性地采取耦合或解耦方案。 

对于信号完整性来说,首要任务是保证信号通路在一定负载情况下呈现良好的匹配状况,同时避免寄生耦合改变已设计好的匹配状况。利用电磁场仿真不但可以准确地计算实际版图结构中信号通路的匹配状况,也可以计算信号通路周围结构带来的寄生耦合(如果周围是信号线则通常被称为串扰),其强度可以直接表示为周围走线或平面上感应所产生的电流密度,从而有助于优化版图结构。除改变线距外,改变周围其它电磁回路环境也会导致信号传输及串扰状况的变化。比如,利用层与层之间的屏蔽可以改善原本放在顶层的走线信号传输或串扰性能。 

对于电源完整性来说,增加电源与地之间的容性耦合可以滤除电源中的交流波动。在实际应用中,往往采取加解耦电容的方法。电流密度的动态显示可以帮助设计者直观了解到电源网络中产生振荡现象的原因。从而帮助设计者确定加解耦电容的最佳位置。 

图2中模拟了一种简单的电源传递网络,电源平面和地平面是规整的矩形,这有助于定性地验证电磁场仿真结果。工作器件与供电电源分别连接在矩形的两个对角上。假设工作器件对于该供电网络的阻抗为20。利用电磁场仿真可以观察电流从端口1流入,经过该电源传递网络再从端口2流出的损耗状况。 

\
  
图2 简单的电源传递网络仿真   

仿真中用一个过孔在电源连接处短接电源平面与地平面来模拟接上电源的情况(假设电源内阻很小可以忽略)。由仿真结果可知此电源传递网络在1GHz频段内出现了3个主要谐振区域,分别在200MHz、500MHz以及1GHz附近。谐振区域的存在对于电源完整性会产生一定的影响:如果工作器件(以典型的CMOS器件为例)在谐振频点上工作,会产生同样频点的电源电流需求,但是,由于存在谐振,从供电电源端到器件电源输入端就会产生明显的压降,从而使工作器件上实际的工作电压达不到预期值,导致器件性能恶化,甚至无法正常工作。解决上述问题的常用方法是加解耦电容,使电源网络的谐振区远离器件的工作频率。通过电流密度分布的显示可以了解振荡原因,从而采取针对性方法。对上述电源网络来说,可以加一个过孔来模拟解耦电容,并通过改变过孔的位置来观察谐振模式及谐振点的变化,从而找到放置解耦电容的最佳位置。 

电路完整性设计与分析 

从TTL、GTL 到HSTL、SSTL以及 LVDS,目前芯片接口物理标准的演变反映了集成电路工艺的不断进步,同时也反映了高速信号传输要求的不断提高。从版图完整性的分析过程可知,只有结合了互联结构两端负载特性的仿真结果才具有实际意义,而负载特性是由其连接的电路特性所决定的,因此,在完整性设计中,了解这些接口标准是非常必要的。随着传输速率的不断增加,翻转速率控制电路、驱动负载控制电路被广泛使用,它们为完整性设计者提供了更多的优化空间。在具体的完整性分析中,电路设计者需要考虑这些控制的实际实现方式,因为它们会影响到电路的负载特性以及波形性能。另外,还需考虑芯片上解耦电容的实现。 
[1] [2]
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
编辑:什么鱼
本文引用地址: http://www.eeworld.com.cn/Test_and_measurement/2015/0313/article_11027.html
[发表评论]
[加入收藏]
[打印本页]
[关闭窗口]
[返回顶部]
[RSS订阅]
小广播
每日新闻
最热点击
本周热门资源推荐
EEWORLD独家
论坛精华
精选博文