CPLD为控制核心16位高精度数字电压表设计

2015-02-10 10:23:35   来源:eechina   

关键字: CPLD  高精度  数字电压表

1 引言
  CPLD ( Complex Programmable Logic Device ) 是新型的可编程逻辑器件,与传统ASIC相比,具有设计开发周期短、设计制造成本低、开发工具先进等优点,特别适合于产品的样品开发和小批量生产。传统的数字电压表多以单片机为控制核心,芯片集成度不高,系统连线复杂,难以小型化,尤其在产品需求发生变化时,不得不重新布版、调试,增加了投资风险和成本。而采用CPLD进行产品开发,可以灵活地进行模块配置,大大缩短了开发周期,也有利于数字电压表向小型化、集成化的方向发展。
  2系统原理及组成
  系统组成原理框图如图1所示。系统的控制核心是一片CPLD芯片,它由三个功能模块构成: A/D转换时序控制模块、码制变换模块以及显示控制/驱动模块。三个模块的功能分别为发出控制信号启动A/D转换及读取采样值、对AD采样值进行码制转换、发出控制信号驱动LED/LCD显示相应数据。
20110422154624614.jpg
  系统工作原理:测量信号经过信号预处理,变换为0~2.5V范围内的有效信号后送入A/D转换电路中,然后A/D转换时序控制模块发出控制信号,启动A/D转换器进行转换,A/D采样得到的数字信号在码制变换模块中转换为相应的显示代码,最后经显示控制/驱动模块发出控制与驱动信号,推动外部的显示模块(LED/LCD)显示相应的数据。
  3CPLD功能模块设计
  智能数字电压表的控制核心CPLD的三个功能模块皆用VHDL语言编程实现,下面主要介绍CPLD的三个功能模块的设计。
  3.1 A/D转换时序仿真模块AD_CONTROL
  ANALOG DEVICES公司生产的AD7715是一片16位的∑-Δ ADC集成电路。它的主要特性有:3V/5V工作电压,单/双极性输入;可编程改变增益为1,2,32,128倍;在单极性输入状态下模拟电压输入范围允许为0~20mV, 0~80mV, 0~1.25V, 0~2.5V不等(有利于提高精度);三线串行接口;支持差分输入;低功耗(450 mF [email=Max@3V]Max@3V[/email])。在本系统中AD7715的作用是将0~2.5V的输入模拟信号转换为16位的高精度的数字信号供CPLD处理。AD_CONTROL模块用于控制AD7715的启动、读、写等操作。设计的AD_CONTROL模块如图2所示,其VHDL语言的ENTITY定义部分如下:
20110422154625606.jpg
20110422154625683.jpg
  如图所示,二者的接口信号线直接连接并由AD_CONTROL模块模拟产生AD7715芯片的各个接口信号,完成ADC的启动、读、写操作。AD7715的工作模式由内部寄存器(Communications Register,Setup Register,Test Register,Data Register)中的控制字决定。内部寄存器的数据写入和读出都由CS,DRDY,SCLK信号控制。当 AD7715被访问时,SCLK脚应出现一次带上升沿的高电平,其时钟频率应为9.2kHz。这是关键信号,其他信号均以此信号作为时基。因此,CPLD中的AD_CONTROL模块的功能之一就是提供SCLK 以及其他信号的严格时序。图3、图4分别为AD_CONTROL模块读、写AD7715时序图。
[1] [2]
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

推荐阅读

编辑:什么鱼
本文引用地址: http://www.eeworld.com.cn/Test_and_measurement/2015/0210/article_10880.html
[发表评论]
[加入收藏]
[打印本页]
[关闭窗口]
[返回顶部]
[RSS订阅]
小广播
每日新闻
最热点击
本周热门资源推荐
EEWORLD独家
论坛精华
精选博文