LD0、QLDO、VLDO的设计原理及测试

2014-12-22 10:38:54来源: eccn 关键字:LDO  低压差  稳压器

0 引言

近年来低压差稳压器(LD0,Low Dropout Regulator)、准低压差稳压器(QLDO,Quasi Low Dropout Regulator)和超低压差稳压器(VLD0,Very Low Dropout Regulator)竞相问世,并在低压供电领域获得推广应用。

1 LD0、QLDO的设计原理

下面首先介绍普通串联调整式线性集成稳压器的基本原理,然后分别阐述低压差稳压器、准低压差集成稳压器的基本原理,从中比较它们的显著特点。

1.1 普通线性集成稳压器的设计原理

普通线性集成稳压器亦称NPN型稳压器,其原理如图1所示。典型产品有7800系列三端固定式线性集成稳压器和LM317系列三端可调式线性集 成稳压器。它们都属丁NPN型稳压器,即串联调整管是由NPN型晶体管VT2、VT3构成的达林顿管。VT1为驱动管,它采用PNP型晶体管。U1为输入 电压,U0为输出电压。R1和R2为取样电阻,取样电压U0加到误差放大器的 同相输入端,UQ与加在反相输入端的基准电压UREF相比较,二者的差值经误差放大器放大后产生误差电压Ur,用来调节串联调整管的压降,使输出电压达到 稳定。举例说明,当输出电压U0降低时,UQ和Ur均降低,因驱动电流增大,故调整管的压降减小,使输出电压升高,最终使U0维持稳定。由于反馈环路总是 试图使误差放大器两个输入端的电位相等,即UQ=UREF,因此




普通集成稳压器的主要缺点是输入-输出压差高。为了维持稳压器的正常工作,要求最低输入-输出压差(U1-U0)不得低于2 V,一般取4 V以上为宜。这是造成调整管功耗大的主要原因。由图l可见,输入-输出压差的计算公式



式中:UBE为VT2、VT3的发射结电压(这里假定二者相等),冈此总发射结电压为2UBE;

UCES为PNP型晶体管BTl的集电极-发射极饱和压降。



1.2 LD0的设计原理

LD0的设计原理如图2所示。LDO与普通线性集成稳压器的主要区别是采用PNP型功率管作调整管,并且不需要驱动管。其输入-输出压差的计算公式



 

由于公式中不含2UBE这一项,因此可大大降低输入-输出压差。满载时输入-输出压差的典型值小于500mV,轻载时仅为10~50mV。这是其显著特点。

但低压差线性稳压器有其不足之处,即所需的基极驱动电流及静态工作电流Id较大。满载时若PNP管的β值为15~20倍,则LDO的 Id≈(5%~7%)Io。由它产生的功耗会限制稳压器效率的进一步提高,这在电池供电的低功耗系统中是不容忽视的问题。

[1] [2]

关键字:LDO  低压差  稳压器

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2014/1222/article_10419.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。

上一篇:仪器和测量技术中的DSP
下一篇:实时嵌入式产品的测试系统设计

论坛活动 E手掌握
关注eeworld公众号
快捷获取更多信息
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
LDO
低压差
稳压器

小广播

独家专题更多

迎接创新的黄金时代 无创想,不奇迹
迎接创新的黄金时代 无创想,不奇迹
​TE工程师帮助将不可能变成可能,通过技术突破,使世界更加清洁、安全和美好。
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
TTI携TE传感器样片与你相见,一起传感未来
富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2017 EEWORLD.com.cn, Inc. All rights reserved