Cadence推出基于FPGA的快速原型平台

2014-07-24 13:32:55来源: EEWORLD

  众所周知,ASIC/SoC的研发团队有各种强大的工具和技术,以验证他们的设计。

  一种验证方式是仿真软件,这种方式相对便宜,它可提供方便的可视性设计,但其容量和性能受限,只适合块级验证。另一种方式就是采用硬件加速与仿真,它可以提供设计前后期硬件/软件协同验证和系统级验证。

  硬件加速/仿真提供了大容量和先进的调试功能,但价格相对昂贵。此外,即使硬件加速器/仿真器可以提供数倍于软件模拟的速度,它性能仍然有限。Cadence推出的Palladium系列高性能、单系统、多用户加速器/仿真器,使用户能达到1MHz到1.5MHz的范围内的性能。

  另一种解决方案就是基于FPGA的快速原型,这比仿真系统要便宜得多,并提供更高的性能,但调试能力通常比较有限。当然,也可以通过一系列工作把ASIC/ SoC RTL转换成适合于基于FPGA的快速原型开发平台使用的形式,包括内存处理、插入调试工具(虚拟逻辑分析仪的形式)、分区设计跨多个FPGA等等。

  基于此,Cadence公司推出了一系列的设计验证方案,除了Palladium系列加速器/仿真器,Cadence公司刚刚宣布了其Protium 系列,基于FPGA的新一代快速原型平台,支持事务级和RTL级的验证。  

  对于那些已经拥有Palladium系列加速器/仿真器的用户而言,基于Xilinx的Virtex-7 2000T 3D FPGAs的Protium平台可在约80%的Palladium工作环境下使用。

  特别值得注意的是,Protium提供的性能水平取决于用户,在完全自动化的使用模式下,Protium平台将自动执行时钟树的转换,ASIC/SoC内存映射,设计划分和FPGA布线布局。在这种情况下,用户可以获得3MHz到10MHz范围的性能。

  如果用户提供进一步和的优化,如有关分区、逻辑复制、时钟树简化、直接连接大容量存储器和FPGA布局布线选项和限制,那么他们在10MHz到30MHz的范围内获得期望的性能。如果用户希望更进一步,采用black-boxing技术,例如FPGA特定优化,那么他们或许可以超过100MHz的性能。

  如图所示,有关Protium平台容量、性能、编译时间的数值。

关键字:Cadence  FPGA  快速原型平台

编辑:孟娟 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2014/0724/article_9225.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
Cadence
FPGA
快速原型平台

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved