使用Eye Doctor II工具分析解决测试着色难题

2012-11-29 16:21:04来源: 21IC

在信号完整性测试中,由于探测点受限引入的传输线延迟,及芯片的寄生参数,会导致测试波形在边沿上有台阶或回沟。这种因测试引入的这种差异叫做测试着色,测试着色引入的信号质量问题一般不用解决,但如何分辨测试着色是一个难题。

LeCroy公司高级信号完整性分析软件包Eye Doctor II提供的VP@RCVR(接收端虚拟探测)功能可以非常方便地利用大家所熟悉的端接模型对这种测试难题进行分析,能够简单快速的分辨测试着色问题,提高硬件调试效率。

测试着色案例

如下波形可以看到该时钟信号边沿出现回沟,这种现象随着信号速率变高而越来越普遍,如何分析这种现象?我们可以通过仿真驱动芯片模型和电路拓扑,检查PCB中参考平面的完整性、信号走线的间距来排除设计问题。如何进一步验证分析是否是测试着色引入的?是否真正满足芯片的指标要求?

下面以该问题作为案例介绍分析过程。

使用Eye Doctor II工具分析解决测试着色难题

反射的基本原理分析

单端的时钟信号以及边缘敏感信号,常用源端串阻来吸收反射。这种拓扑设计理想状况下,源端反射系数为0,负载端的反射系数为1。

使用Eye Doctor II工具分析解决测试着色难题

驱动信号的快慢t_rise对V_pkg和V_die的影响:

根据传输线的反射原理,当信号上升时间大于两倍传输线延迟时,则在信号跃迁完成之前,信号探测点处会先完成发射叠加。因此当上升时间小于两倍的传输线时延(TD)时,上升时间将对波形产生严重的影响。

使用Eye Doctor II工具分析解决测试着色难题

C_die的大小对V_pkg和V_die的影响:

而在实际系统中,几乎没有负载为纯电阻的情况,比如:CMOS门电路的输入大多是呈容性的,而封装的焊接线和框架则是感性的。当传输线端接为容性负载时,驱动器和负载处的波形将与典型的传输线相应波形完全不同。本质上,电容是一种与时间有关的负载,当信号刚到达电容时,电容可看作短路负载,对应的反射系数为-1;电容充满电后,可看作开路负载,对应的反射系数为1。

[1] [2] [3]

关键字:信号完整性测试  传输线延迟  测试波形

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2012/1129/article_6435.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
信号完整性测试
传输线延迟
测试波形

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved