基于System View的比特误码率测试的仿真

2012-11-07 14:14:15来源: 21IC
1System View概述

Elanix的System View是一个完整的动态系统设计、仿真和分析的可视化环境,是一个适合多种操作系统的单机和网络平台。在System View环境下,可以构造各种复杂的模拟、数字、数模混合系统和各种速率的系统,可用于线性或非线性控制、通信系统的设计和仿真。System View有诸多优点:直观、简单、易用;支持多速率系统和并行系统;无限制分层结构;丰富的功能模块;广泛的滤波和线性系统设计;可扩展性。

2误码率测试仿真原理及其仿真的关键问题

2.1误码率测试仿真原理

在仿真系统中,信道模拟成一个高斯噪声信道(AWGN),输入信号经过AWGN信道后在输出端进行硬判断,当带有噪声的接收信号大于判决电平时,输出判为1,此时的原参照信号如果为0,则产生误码。

为了便于对各个系统进行比较,通常将信噪比用每比特所携带的能量除以噪声功率谱密度来表示,即Eb/N0,对基带信号,定义信噪比为:

这里的A为信号的幅度(通常取归一化值),R=1/T是信号的数据率。在仿真过程中,为了能得到一个通信系统的RBE曲线,通常需要在信号源或噪声源后边加入一个增益图符来控制信噪比的大小,System View仿真时应用此种方法(在噪声源后面加入增益图符)。受控的增益图符需要在系统菜单中设置全局关联变量,以便每一个测试循环完成后将系统参数改变到下一个信噪比值,全局关联变量的设置方法在下述内容中介绍。

2.2全局关联变量的设置

当一个高斯噪声信道的RBE测试模型设置基本完毕后,并不能绘出完整正确的RBE/RSN曲线,还必须将噪声增益控制与系统循环次数进行全局变量关联,使信道的信噪比(RSN)由0 dB开始逐步加大,即噪声逐步减小,噪声每次减小的步长与循环次数相关。设置的方法是:单击System View主菜单中的“Tools”选项,选择“Global Parameter Links”,这时出现如图1所示参数设置栏,在“Select System Token”中选择要关联的全局变量,图中选择了Gain图符,如果设定每次循环后将信噪比递增1 dB,即噪声减小1 dB,则应在算术运算关系定义栏“Define Algebraic Relation F[Gi,Vi]”内将F[Gi,Vi]的值设置为-c1,这里c1为系统变量“Current System Loop”的系统循环次数。

2.3设置系统仿真时间

在进行系统仿真之前首先必须对定时参数进行设置,系统的定时设定直接影响着系统仿真的效果甚至仿真结果的正确性。同时,定时参数的设置也直接影响系统仿真的精度,因此选取定时参数必须十分的注意,这也是初学者应重点掌握的内容,采样速率过高增加仿真的时间,过低则有可能得不到正确的仿真结果。单击设计窗口工具栏上的系统定时按钮则弹出系统定时设定窗口。

在进行定时窗口设置时要注意以下几点:

(1)起始和终止时间控制了系统运行的时间范围,System View要求终止时间值应大于起始时间值。
(2)采样速率/采样间隔控制着时间步长,这2个值是相互关联的2个系统参数

改变其中一个数值,系统会自动修改另一个。System View是基于数字信号处理的模型分析软件,因此不论是模拟系统还是数字系统,System View总是要执行数字化处理。所以采样速率的选取必须遵循采样定律,否则将产生错误,很多System View仿真错误就是由此产生的。对于连续时间系统的仿真,系统的采样率必须定义为该系统最高频率的3~4倍。

(3)采样点数指定了系统仿真过程中总的采样点个数,其基本运算关系为:

采样点数=(终止时间-起始时间)×采样速率+1

根据这个关系式,在采样速率不变时,System View将遵循下列规则自动修改参数:

①如果用户改变了采样点数,则System View不改变起始时间,但会根据新的采样间隔修改终止时间。
②如果用户对起始时间和终止时间中的一个或全部做了修改,则采样点数会被自动修改。
③采样点数只能是整数,若计算值不是整数,System View将取其近似整数值。除非用户自行修改,否则系统会一直保持到固定的采样点数。

在RBE测试试验仿真中,除了对系统采样频率要十分重视外,采样时间的选取也要特别注意,系统单循环仿真时间应该比计数器一个循环总计数时间要长。也可以通过系统采样点数的设置来满足此条件(否则可能出现计算的RBE值都为0)。

(4)频率分辨率是指系统对用户数据进行Fourier变换时,根据时间序列所得到的频率分辨率,其值为:

频率分辨率=采样速率/采样点数

(5)系统的循环次数提供了用户系统自动重复运行的功能。有reset system on loop和pause on loop 两种重复运行方式。

2.4RBE测试中的系统同步问题

在RBE测试模型建立完之后,与计算曲线密切相关的另一个重要问题是整个系统的定时问题,因为System View是一个多速率系统,在所有系统仿真模块中可能同时存在不同采样速率的功能图符,并且经过许多滤波器、编码器时,会产生固有的处理延时。RBE计数器图符具有两个输入,原则上每个采样进行一个比特的检验判断,因此两个输入必须是严格的位同步才能判决正确。严格地讲,应该是两个输入的采样率必须完全一致且绝对同步,这就要涉及到系统的定时问题。计数器两个输入端的时间差,即系统的延时有2种方法得到:

第一种方法:对一些简单的系统,可以通过计算逐个模块的时延,最后推算出系统的总的群延时时间。如在BCH编码、译码的RBE测试仿真实例中就是用此种方法。

第二种方法:当遇到非常复杂的系统模型或不易通过理论推算时,可以用原始输入信号与输出信号(在此例中是计数器的两个输入端信号)之间的相关运算来求出其系统的群延时,卷积码的RBE的测试仿真实例中用的就是此方法。为了说明这两种定时方法,下面举出两个实例分别论述。

3 RBE测试仿真实例

3.1 BCH编码译码RBE测试系统的仿真

BCH码是循环码的一个重要子类,他具有纠正多个错误的能力,BCH码有严密的代数理论,是目前研究最透彻的一类码。可以根据所要求的纠错能力t,很容易构造出BCH码。BCH码的编译码原理理论可参考文献[1,2],下面以一个[7,4] BCH编码、译码的RBE测试系统来说明BCH码RBE系统的System View仿真过程。图2是本例的仿真电路图。
[1] [2]

关键字:比特误码率  SystemView  BCH码  卷积码

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2012/1107/article_6262.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
比特误码率
SystemView
BCH码
卷积码

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved