基于CMOS电路的IDDQ测试电路设计

2012-07-30 18:14:56来源: 21ic

  引言

  测试CMOS电路的方法有很多种,测试逻辑故障的一般方法是采用逻辑响应测试,即通常所说的功能测试。功能测试可诊断出逻辑错误,但不能检查出晶体管常开故障、晶体管常闭故障、晶体管栅氧化层短路,互连桥短路等物理缺陷引发的故障,这些缺陷并不会立即影响电路的逻辑功能,通常要在器件工作一段时间后才会影响其逻辑功能。

  功能测试是基于逻辑电平的故障检测,通过测量原始输出的电压来确定逻辑电平,因此功能测试实际上是电压测试。电压测试对于检测固定型故障,特别是双极型工艺中的固定型故障是有效的,但对于检测CMOS工艺中的其他类型故障则显得有些不足,而这些故障类型在CMOS电路测试中却是常见的。对于较大规模电路,电压测试测试集的生成相当复杂且较长,需要大量的实验数据样本。

  IDDQ测试是对功能测试的补充。通过测试静态电流IDDQ可检测出电路中的物理缺陷所引发的故障。

  IDDQ测试还可以检测出那些尚未引起逻辑错误,但在电路初期会转换成逻辑错误的缺陷。本文所设计的IDDQ电流测试电路对CMOS被测电路进行检测,通过观察测试电路输出的高低电平可知被测电路是否有物理缺陷。测试电路的核心是电流差分放大电路,其输出一个与被测电路IDDQ电流成正比的输出。测试电路串联在被测电路与地之间,以检测异常的IDDQ电流。

  1  IDDQ测试原理

  电流IDDQ是指当CMOS集成电路中的所有管子都处于静止状态时的电源总电流。对于中小规模集成电路,正常状态时无故障的电源总电流为微安数量级;当电路出现桥接或栅源短接等故障时,会在静态CMOS电路中形成一条从正电源到地的低阻通路,会导致电源总电流超过毫安数量级。所以静态电源电流IDDQ测试原理是:无故障CMOS电路在静态条件下的漏电流非常小,而故障条件下漏电流变得非常大,可以设定一个阈值作为电路有无故障的判据。

  CMOS集成电路不论其形式和功能如何,都可以用一个反向器的模型来表示。IDDQ测试电路框图如图1所示,电路IDDQ检测结果为一数字输出(高低电平)。测试电路中电流差分放大电路的输出与被测电路的IDDQ成正比。测试电路串联在电源、被测电路与地中间,以检测异常的IDDQ电流。为了实现测试,需要增加两个控制端和一个输出端。

 

[1] [2]

关键字:CMOS  IDDQ测试  逻辑故障

编辑:什么鱼 引用地址:http://www.eeworld.com.cn/Test_and_measurement/2012/0730/article_5542.html
本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有,本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播,或不应无偿使用,请及时通过电子邮件或电话通知我们,以迅速采取适当措施,避免给双方造成不必要的经济损失。
论坛活动 E手掌握
微信扫一扫加关注
论坛活动 E手掌握
芯片资讯 锐利解读
微信扫一扫加关注
芯片资讯 锐利解读
推荐阅读
全部
CMOS
IDDQ测试
逻辑故障

小广播

独家专题更多

富士通铁电随机存储器FRAM主题展馆
富士通铁电随机存储器FRAM主题展馆
馆内包含了 纵览FRAM、独立FRAM存储器专区、FRAM内置LSI专区三大部分内容。 
走,跟Molex一起去看《中国电子消费品趋势》!
走,跟Molex一起去看《中国电子消费品趋势》!
 
带你走进LED王国——Microchip LED应用专题
带你走进LED王国——Microchip LED应用专题
 
电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2016 EEWORLD.com.cn, Inc. All rights reserved